AMD和英特尔的AI计算扩展已集成到GCC中,启用x86 AI加速的编译器级别支持。

AMD和Intel这两家竞争激烈数十年的公司，刚刚共同编著了一份技术规范。他们共享的AI Compute Extensions规范（简称ACEv1）已于2026年9月2日合并到GCC 17开发分支中，为全球最广泛使用的开源编译器工具链带来了标准化的AI加速功能。这一举措代表了x86双寡头之间罕见的真正技术合作时刻，其影响远超编译器标志。

在日益由Arm架构设计和专用AI加速器主导的计算格局中，AMD和Intel押注统一的矩阵计算方法可以在未来十年的AI工作负载中保持x86架构的相关性。

从本质上讲，ACEv1引入了为AI和机器学习任务优化的矩阵加速架构。该规范使用外积指令提供相比同等AVX10操作最多16倍的计算密度。该标准支持一系列低精度数值格式，包括INT8、FP8和BF16——这些格式很重要，因为大多数AI推理工作负载不需要传统浮点数学的完全精度。

ACEv1建立在Intel的Advanced Matrix Extensions（AMX）的概念基础之上，AMX已搭载在该公司的Sapphire Rapids服务器芯片中。然而，有一个关键区别：ACEv1不与AMX向后兼容。该规范于2026年6月首次通过x86 Ecosystem Advisory Group发布，该行业机构由AMD和Intel于2024年成立，专门用于解决标准化挑战。来自两家公司的工程师贡献了于9月2日登陆GCC 17开发分支的编译器补丁。

预计完整的GCC支持将随GCC 17.1版本到来，预计在2027年3月至4月发布。预期在2028年之前不会有实现ACEv1的硬件，AMD暗示这些AI功能可能出现在其即将推出的Zen 7处理器架构中。与Intel的AMX缺乏向后兼容性表明两家公司都认为重新开始比保留遗留代码路径更有价值。对于基于AMX构建的软件开发者来说，这意味着前面有迁移工作。对于更广泛的生态系统来说，这意味着一个单一的优化目标，无论芯片底层来自AMD还是Intel。

AMD和Intel无法各自匹配全面作战所需的研发支出。然而，通过在AI工作负载的通用指令集上汇聚力量，他们可以提供由两个竞争硬件供应商支持的单一标准化软件目标。对于工作负载必须在CPU上而非专用加速器上高效运行的推理和边缘计算应用，为ACEv1优化的模型可以在任何一家供应商的芯片上运行而无需修改。相比AVX10，16倍计算密度的改进表明未来x86 CPU可以处理AI推理工作负载的大部分而无需离散加速器，这使ACEv1成为x86 Ecosystem Advisory Group自2024年成立以来最重要的成果。