TSMC警告ABF基板短缺（而非CoWoS容量）将成为先进AI芯片封装的下一个关键瓶颈，因为CoWoS容量差距正在缩小。

在8月11日的OCP亚太峰会上，台积电先进封装技术及服务副总经理何君宣布，CoWoS（芯片-晶圆-基板）产能连续三年翻倍，供应现已"非常接近"市场需求。然而，先进封装供应链的瓶颈正从内存转向ABF基板，何君警告称，ABF基板可能成为未来数年AI芯片扩展的第二大关键制约，仅次于内存。

广为人知的"CoWoS先生"何君强调，对AI算力的不懈需求正推动先进封装架构的快速演进。5.5倍掩模尺寸的CoWoS现已进入大规模生产，其在多个AI客户产品中的良率始终超过98%，部分产品达到99%。台积电保持着每年推出新型CoWoS技术的节奏，并预期在2029年前将封装尺寸推进到14倍掩模。

然而，关键瓶颈却在于上游材料。ABF基板供应仍然集中在少数日本和台湾制造商手中。AI加速器尺寸的增大和封装复杂度的提升正推动对ABF基板需求的大幅增长，客户已开始从多个供应商采购以分散风险。但这也带来了新的挑战：不同制造商间热特性和机械特性的差异威胁着制造一致性。

通过供应商协同验证，开发周期已被大幅压缩——从平均每两年一代代次压缩到每年一代——但ABF基板的供需缺口仍在扩大。全球基板制造商已集体规划投资191亿美元以扩大产能，但这仍显不足。上游原材料供应商，如玻璃织物生产商，预期将从2027年开始逐步释放新产能，但产能扩张速度仍然滞后于AI芯片需求增长。

对于超过3倍掩模的大尺寸封装，所有部件质量标准都必须达到汽车级或更高规范以保持可接受的失效率。这提高了整个供应链在材料和制造精度方面的要求。

台积电预计，SoIC（集成芯片系统）技术——目前正进入高增长阶段——将在2022至2027年间实现超过90%的复合年增长率。6微米混合键合间距已进入大规模生产，计划在2029年前进一步缩小到4.5微米，用于A14逻辑芯片堆叠在A14逻辑芯片之上的直接互连。这实现了利用最先进工艺技术的真正垂直集成，相比传统解决方案提供了超过50倍的互连密度，同时功率效率提升约5倍。这种优势对AI系统尤为关键，因为芯片间数据移动日益成为功耗瓶颈。通过减小芯片间距离并提高互连密度，可以显著降低数据传输所需的功耗。

何君将其日常管理先进晶圆制造的工作比作运营"全球最大的在线相亲服务"，客户提供复杂算法，台积电为每个芯片找到最合适的"灵魂伴侣"。台积电利用芯粒"智能匹配"技术重新组合性能互补的裸芯片，减少单个芯片性能差异带来的浪费，并提升总体良率。

中介层的功能也在从简单互连向更深层集成演进，可能承载有源桥接芯片、集成稳压器、电容器和硅光子器件，形成综合的系统级封装平台。

面对日益复杂的异构集成挑战，何君强调了"系统技术协同优化"（STCO）的重要性日益提升。随着CoWoS封装尺寸的扩大，仅进行器件级开发和验证已显不足；必须同时考虑芯片、封装和系统条件。台积电正推动客户、供应商和晶圆厂间的并行开发，在大规模生产前6个季度发布系统规范指导，并在晶圆厂附近设置供应商研发团队，以加快在热特性、机械特性和功耗问题上的协同问题解决。

何君总结道，AI先进封装的未来发展最终将不取决于任何单一企业，而取决于整个芯片、封装、材料、设备和系统集成生态的协同演进。随着CoWoS的扩展和SoIC混合键合间距的缩小，通过STCO、快速验证和持续反馈同步推进各环节的演进，将对维持AI先进封装的进展至关重要。