반도체·하드웨어 · 리포트

TSMC's 2nm and 3nm monthly production output projected to increase up to 22% by mid-2027, expanding AI chip supply as demand sustains.

AI logic-process capacity at leading edge finally loosens; higher 3nm/2nm availability reduces chiplet allocation pressure and enables more aggressive AI accelerator design, though CoWoS remains the constraint.

업계 전문지Slicast · 2026년 9월 15일 02:39 UTC · 미국 · 출처: finance.biggo.com

중요도 76

TSMC는 인공지능(AI) 및 고성능 컴퓨팅(HPC) 칩에 대한 급증하는 수요를 충족하기 위해 2nm 및 3nm 첨단 공정 능력의 대규모 확장을 계획하고 있는 것으로 알려졌다. 공급망 관계자에 따르면, 해당 기업은 파트너 공급업체에게 2027년 확장 계획을 처음으로 전달했으며, 2027년 중반까지 월간 2nm 생산 능력을 9만 개 웨이퍼에서 약 22% 증가한 11만 개 웨이퍼로 확대하는 것을 목표로 하고 있다. 동시에 3nm 월간 생산 능력은 18만 개 웨이퍼에서 21만 개 웨이퍼로 상승하여 16% 이상의 증가율을 보일 예정이다. 2025년 말 기준 12만~13만 개 웨이퍼 생산량과 비교할 때, 3nm 능력은 18개월 이내에 거의 70% 확장될 것이다. 이러한 공격적인 규모 확대는 2nm가 양산 단계에 진입함에도 불구하고 단기적으로 3nm가 주요 출하 동력으로 남고 있음을 강조한다.

방대한 첨단 공정 능력 격차를 해소하기 위해 TSMC는 대만, 미국, 일본 전역에서 생산 라인 건설 및 전환을 동시에 추진하고 있다. 시장 관계자에 따르면, 해당 기업은 타이난 과학공단에 새로운 제조 공장 건물을 추가할 계획이며, 아리조나 및 일본의 두 번째 공장에서도 3nm 기술을 도입할 예정이다. 아리조나 시설에서의 3nm 칩 생산은 2027년 하반기에 시작될 예정이지만, 순항 진행 시 일정이 앞당겨질 수 있다. 신규 부지 건설 외에도 TSMC는 대만 내 일부 공장의 선택된 5nm 장비를 3nm 능력으로 유연하게 전환하고 있다. 분석가들은 이 변화가 저가형 및 중급형 스마트폰의 진화하는 수요와 성숙한 노드 주문 감소로 인해 수익성이 높은 첨단 프로세스에 자원을 집중하도록 유도했다고 설명한다. 현재 TSMC는 전 세계적으로 18개의 공장을 건설 중이거나 리모델링 중이며, 확장 속도는 기하급수적으로 가속화되고 있다.

기술 로드맵 측면에서 TSMC의 첨단 공정 간격은 여전히 업계의 강한 주목을 받고 있다. 나노시트 아키텍처와 백사이드 파워 레일(backside power rail) 설계를 특징으로 하는 N2 계열은 2026년 2분기부터 수익 기여를 시작할 것으로 예상된다. 슈퍼 파워 레일(Super Power Rail) 기술을 통합한 A16 공정은 2026년 하반기에 양산될 예정이다. 한편, TSMC의 두 번째 앵스트롬급 노드인 A14 공정은 타이중과 신주 생산 기반 전반에서 원활히 진행 중이며, 2028년 3분기 양산을 목표로 하고 있고, 이후 2030년경 A10 노드로 진전할 계획이다.

지속적으로 상승하는 수요 배경 속에서 TSMC는 2026년 자본 지출을 초기 가이드라인인 500억 달러에서 상당폭 상향 조정하여 600억~640억 달러(약 NT$1.9~2조)로 책정했다. 이 예산의 약 70%~80%는 N3 및 N2 첨단 공정 능력 확장에 할당될 예정이다. 7월 제2분기 실적 통화 회의에서 경영진은 주요 고객 및 클라우드 서비스 제공업체로부터의 주문 가시성이 이제 2029~2030년까지 연장되었다고 밝혔다.

웨이퍼 제조를 넘어 AI 붐은 TSMC의 첨단 패키징 솔루션에 대한 수요를 지속적으로 견인하고 있다. CoWoS 기술은 AI 칩 공급망의 핵심 연결 고리이며, 해당 기업은 생산량을 두 배로 늘릴 가능성을 포함하여 추가 능력 확장을 검토 중이다. 공급망 데이터에 따르면 CoWoS 월간 능력은 2026년 말 약 13만 개 웨이퍼에서 2028년 말 26만 개 웨이퍼로 증가할 수 있으며, 이 확장은 대만의 주난 AP7 시설과 아리조나 공장에 집중되어 있다.

분석 보고서들은 기술 리더십과 수율 성능 측면에서 TSMC의 경쟁 우위를 강조하며, 2026년 USD 기준 매출 성장률이 40% 이상일 것으로 전망한다. 2026년 세후 주당 순이익은 NT$106.46으로 예상되며, 2027년에는 NT$139.47까지 상승할 가능성이 있다. 강력한 장기 수익 전망에 힘입어 국내 기관 투자자들은 목표가 NT$3,200로 매수 등급을 유지하고 있다.

TSMC가 공격적으로 규모를 확대하는 가운데, 경쟁사들도 병렬로 포지셔닝을 잡고 있다. Intel의 EMIB-T 패키징 능력은 12인치 CoWoS 환산 웨이퍼 기준으로 측정할 때 2027년에 월간 1만5천 개에서 2만 개로 증가하고, 2028년에는 4만~4만5천 개에 도달할 것으로 추정된다. 업계 관계자는 이 아키텍처가 Google과 Amazon의 맞춤형 AI 가속기 요구 사항에 특히 적합하다고 지적한다. 또한 MediaTek(2454.TW)는 Intel의 EMIB 패키징 기술에 대해 "매우 좋음"이라는 평가를 내렸으며, 꾸준히 개선되는 수율을 인용했다. 이 같은 developments는 Google이 TPU 칩 생산에 EMIB를 채택할 것이라는 시장의 추측을 불러일으켰다. 그럼에도 불구하고 TSMC의 첨단 패키징 리더십은 당분간 도전하기 어렵다. 특히 CoWoS는 Nvidia와 같은 AI 칩 리더들에게 필수적인 공급망 구성 요소가 되었기 때문이다.

시장 루머와 관련하여 TSMC는 관례적인 낮은 프로필 입장을 유지하며 추측에 대한 논평은 하지 않겠다고 밝혔고, 모든 능력 관련 공개는 공식 회사 발표에 따르임을 강조했다. 그러나 공급망 파트너에게 배포된 확장 통보와 자본 지출의 상당한 상향 조정은 첨단 프로세스에 대한 중장기 수요 전망에 대해 높은 수준의 자신감을 나타낸다.

|---|---|---|---|---|

| 2nm | — | 90,000 웨이퍼 | 110,000 웨이퍼 | ~22% |

| 3nm | 120,000–130,000 웨이퍼 | 180,000 웨이퍼 | 210,000 웨이퍼 | >16% |

*참고: 2nm 공정은 2026년에 양산에 진입했으므로 2025년 말에는 능력 데이터가 존재하지 않는다.*

더 넓은 관점에서 볼 때, AI와 고성능 컴퓨팅은 반도체 산업 성장의 핵심 동력으로 부상했다. 첨단 공정 기술의 세계적 선도 공급업체로서 TSMC의 확장 속도 및 기술 발전은 해당 기업의 운영 성과와 글로벌 AI 칩 공급망 안정성 모두에 직접적인 영향을 미친다. 2nm 양산 가속화, 3nm 능력 지속 확대, 그리고 CoWoS 패키징 확장 계획 진행에 따라 TSMC의 첨단 공정 기술 지배력은 더욱 공고해질 전망이다.

원문 보기