AMD和高通推出用于AI加速器的先进芯粒封装技术，降低热密度和成本。

AMD和高通分别推出了新的内存封装技术，旨在解决各自目标市场中的带宽瓶颈。

AMD为工业应用推出了Versal Premium Gen 2 Memory on Package (MoP)系列，在单个封装中集成了DRAM和片上系统(SoC)。高通推出了High Bandwidth Compute (HBC)，这是一种类似2.5D的内存技术，针对AI服务器。虽然这些技术服务于不同的市场细分，但都能实现更快的数据传输和更低的延迟，并声称相比现有高端内存封装、特别是高带宽内存(HBM)具有优势。

**理解封装**

在半导体制造中，芯片制造完成后，移至封装设施，在那里加工后的芯片被组装成IC封装——保护性封闭装置，同时也提升芯片性能。封装公司提供针对汽车、通信、计算、工业和日益增多的AI系统等特定应用定制的多种封装类型。

在AI数据中心中，系统通常在2.5D封装中将强大的AI芯片（如加速器或GPU）与HBM集成在一起。HBM垂直堆叠8个、12个或更多DRAM芯片，通过称为硅通孔(TSV)的微小垂直导线连接。这种架构使用1024位内存总线实现内存与AI芯片之间的高速数据传输。

美光、三星和SK海力士是主要的HBM供应商。然而，DRAM仍然供应紧张、价格上升，制约了HBM的可用性。台积电的CoWoS 2.5D封装技术广泛用于AI芯片封装，面临类似的供应压力。预计DRAM在2027年及以后仍将保持稀缺。

**高通的HBC方案**

高通推出了用于AI数据中心的Dragonfly芯片——C1000 CPU、AI300推理加速器和定制硅——以及HBC技术。HBC将AI芯片放在2.5D封装中，LPDDR DRAM芯片堆叠并并排放置，与传统2.5D HBM配置相似，但使用替代内存。

高通声称HBC相比HBM的每瓦带宽提高6倍，相比SRAM的每瓦容量提高200倍。Jon Peddie研究公司总裁Jon Peddie指出，"HBC在紧密耦合的封装中结合了加速器逻辑和3D堆叠DRAM"，将其描述为"一种以内存为中心的加速器架构"，"将数据保持在更接近计算的位置，减少跨外部接口的数据移动，提高带宽效率"。

Peddie强调了更广泛的吸引力："高通的HBC方法将内存带宽、封装和功耗放在系统设计的中心。随着超大规模云服务商和企业通过总成本、软件可移植性和供应链弹性来评估AI机架，这个拐点浮现。如果高通交付，AI数据中心可以支持更多样化的架构，减少对单一软件-硬件模型的依赖。"关键的未解决问题包括封装、热管理、良率、维修、互连拓扑和编译器可见性。HBC Gen 1与AI250数据中心机架的商业采样预计在2027年中期。

**AMD的片上内存**

AMD的Versal Premium Gen 2 MoP在其Versal SoC旁集成了多达32GB的LPDDR5X DRAM，提供高达288GB/s的带宽，占用的电路板面积减少最多60%。AMD将JEDEC兼容的LPDDR5X器件放在封装基板上；短的互连距离简化了电路板设计和信号完整性，同时可能消除数个月的内存接口设计和验证工作。

该方案针对嵌入式和工业应用——特别是测试与测量、专业视频编辑和VPX系统（用于航空航天、国防和工业应用的坚固型、高性能计算标准）——AMD的MoP提供15年以上的支持，以保护产品路线图免受HBM更短的、由数据中心驱动的更新周期的影响。