三星推出'zHBM'技术，将HBM直接堆叠在GPU封装上，针对AI计算中的内存瓶颈。

三星电子将在2026年FMS（未来内存与存储）大会上发布其下一代3D内存和存储路线图，旨在解决AI系统的性能瓶颈。其核心产品是zHBM技术，它将高带宽内存（HBM）直接垂直堆叠在GPU之上，数据传输速度是HBM4的四倍，而功耗仅为其四分之一。在NAND领域，专为降低延迟而设计的z-NAND将被推出作为下一代战略产品。SK海力士也正以其分层内存系统进入AI内存芯片竞争，这表明竞争重点正从单纯的性能竞争扩展到架构创新。

FMS 2026大会是全球最大的内存与存储行业活动，从8月4日开始在加州圣克拉拉会议中心举办为期三天的会议。作为该活动的第20周年纪念，今年的聚会被视为内存与存储行业最大规模的集会。三星电子存储事业部闪存开发部门执行副总裁兼部长李进烨（Lee Jin-yeop）和DRAM开发办公室总经理金庆伦（Kim Kyung-ryun）将发表主旨演讲。

三星电子代表表示："在FMS 2026上，我们将通过3D内存和存储创新重新定义AI系统。我们计划推介为AI工作负载优化的下一代HBM和V-NAND（垂直堆叠NAND闪存）技术。"业界观察人士普遍预期zHBM——应用3D堆叠技术的下一代HBM——将在本次活动中首次亮相。

zHBM代表了一种全新的内存架构，将HBM垂直堆叠在GPU之上。三星电子在2月11日于SEMICON Korea 2026展会上首次披露了这项技术，与传统的并排GPU和HBM设置相比，该技术大幅缩短了数据传输距离，同时提升了带宽和功耗效率。三星电子首席技术官宋在赫（Song Jae-hyuk）当时强调："zHBM的数据传输速度是HBM4的四倍，而功耗仅为其四分之一。我们将在带宽和功耗效率方面实现又一项重大创新。"根据JEDEC在2025年4月发布的HBM4官方标准规范，该规范定义了每个堆栈的最大带宽为2TB/s，三星所声称的4倍改进将使zHBM达到约每个堆栈8TB/s的理论带宽。

在NAND领域，z-NAND被定位为下一代战略产品。此前，GPU必须通过CPU（中央处理器）和DRAM来访问存储在SSD上的数据，这不可避免地会导致延迟。z-NAND着眼于最小化延迟并增强输入/输出（I/O）性能以消除这一瓶颈。在去年的FMS大会上，三星宣布正在开发z-NAND，目标是实现传统NAND处理性能的15倍，同时将功耗降低至五分之一。

业界观察人士将3D架构视为解决AI系统瓶颈的下一代方案。随着数据处理需求从生成式AI扩展到代理AI和物理AI，缩短芯片间数据传输距离可以改善带宽和功耗效率。一位业界人士解释道："随着AI工作负载的演进，需要处理的数据和上下文数量呈指数增长，这越来越清楚地表明传统的计算中心架构在提升性能和功耗效率方面面临限制。zHBM和z-NAND等3D内存和存储技术代表了一种尝试，旨在通过减少计算单元和内存之间的数据移动，同时扩展性能和容量，来实现以内存为中心的AI基础设施。"

SK海力士在FMS 2026上推出了基于xPU（处理单元）、HBF（高带宽闪存）和CXL（计算快速链接）的分层内存系统作为应对。SK海力士解决方案开发部门副总裁兼部长金千成（Kim Cheon-seong）和下一代产品规划副总裁康旭成（Kang Uk-seong）将发表题为"代理AI时代通过分层内存实现高效AI基础设施编排"的主旨演讲。

HBF是SK海力士正在开发的下一代存储介质，随后在2月25日于加州米尔皮塔斯SanDisk总部举行的联合标准化启动活动之后，在OCP（开放计算项目）下建立了一个专门工作小组。其目标是在HBM和SSD之间创建一个新的存储层，确保大规模AI推理服务所需的带宽和容量。SK海力士的分层架构"IMTE（推理内存分层扩展）"通过添加CXL混合内存扩展了现有的"HBM→DRAM→SSD"内存层级，形成"HBM→DRAM→CXL内存→SSD"的结构。在这种设计中，CXL内存预测HBM和DRAM将需要哪些数据，并从SSD中预取这些数据。根据台湾市场研究公司TrendForce的分析，与传统设计相比，该架构可将AI推理效率提高35.7%。

两家公司在FMS 2026前后推出的下一代内存和存储技术表明，AI芯片市场的竞争正从单纯的性能竞争转向系统架构创新。随着GPU和内存之间的数据移动瓶颈成为决定整体AI系统性能的关键变量，内存芯片公司的技术能力已成为AI基础设施成功的决定性因素。