中国IMECAS使用堆叠纳米片结构实现3nm栅极全包围晶体管，规避EUV光刻设备。

中国科学院微电子研究所（IMECAS）已开发出使用浸没式DUV光刻工艺制造堆叠纳米片栅全环绕（GAA）晶体管的实验工艺流程，并演示了功能性器件。这项工作旨在帮助缺乏EUV扫描仪的中国芯片制造商开发3纳米级及更小的工艺技术。

虽然IMECAS已制造出可工作的GAA器件，但该研究所尚未公开进行有意义的与其他制造商3纳米级晶体管对比所需的关键几何参数。此外，该实验工艺流程远未达到既定制造工艺的水平，更不用说完整的3纳米级生产工艺。然而，这项成就仍然意义重大，因为它证明了中国可以开发自身的半导体发展路径，无需依赖西方公司的先进工具。

中国国家科技重大专项02总工程师叶甸春在北京IC World会议上宣布，IMECAS已完成堆叠纳米片沟道GAA晶体管的"早期工艺集成"，采用DUV光刻工艺制造。研究人员获得了离子态/关态电流比（Ion/Ioff）分别为9.7×10⁵和7.6×10⁵的器件——均超过了5×10⁵阈值——证明栅极对堆叠纳米片的控制功能正常工作。这些数据表明实验晶体管能够区分导电和非导电状态，但对晶体管密度或物理尺寸是否与商用3纳米级工艺预期相符披露有限。

IMECAS未公开栅极间距、金属间距、纳米片尺寸、晶体管密度、SRAM密度或其他几何特征，这些参数可用于将其器件与英特尔、三星代工厂或台积电的3纳米级生产节点进行对标。因此，该成就应理解为验证了基于DUV光刻的堆叠纳米片GAA工艺流程，而非中国已开发出不依赖EUV的制造就绪型3纳米工艺的证据。

这项工作最重要的方面在于IMECAS对如何在不使用EUV光刻的情况下制造用于未来3纳米级及更先进技术的GAA器件的研究——这是任何制造商都未在大规模生产中实现的。

GAA晶体管在先进工艺节点已取代FinFET器件，因为在栅极周围放置纳米片沟道可在晶体管尺寸持续缩小时提供更优越的静电控制。IMECAS自2020年起即已推进这一转变，特别关注3纳米以下的节点，这解释了其在当前声明中对3纳米的侧重。

IMECAS近年来的工作明确目标是降低中国对美国、日本和欧洲政府出口管制的工具、软件和技术的依赖。叶甸春强调了架构创新、设计-工艺联合优化（DTCO）、系统-工艺联合优化（STCO）以及"从成熟制造工艺中开掘更多价值"。目前而言，该成果展示了针对未来3纳米级技术的基于DUV的堆叠纳米片GAA晶体管研究路线，但并非中国已开发出制造就绪的3纳米工艺。

即使IMECAS最终演示出使用DUV工艺制造的合理尺度GAA器件或披露关键几何参数，这仍远未达到生产就绪的3纳米技术。商业化制造需要将光刻与沉积、刻蚀、清洁、计量学、工艺控制、材料、温度管理以及众多其他步骤与参数相集成。IMECAS尚未演示这样的完整制造流程。