중국의 IMECAS가 적층 나노시트 구조를 사용하여 EUV 리소그래피 장비 없이 동작하는 3nm 게이트올어라운드 트랜지스터를 시연했다.

중국 과학원 미세전자학연구소(IMECAS)는 침지식 DUV 리소그래피를 사용하여 스택형 나노시트 게이트올어라운드(GAA) 트랜지스터의 실험적 공정 흐름을 개발했으며 기능하는 소자를 시연했습니다. 이 작업은 EUV 스캐너에 접근할 수 없는 중국 반도체 제조업체들이 3나노미터급 이하의 공정 기술을 개발할 때 결국 사용할 것으로 의도되었습니다.

IMECAS가 작동하는 GAA 소자를 생산했지만, 이 연구소는 다른 제조업체의 3나노미터급 트랜지스터와의 의미 있는 비교에 필요한 중요한 기하학적 매개변수를 공개하지 않았습니다. 더욱이, 실험적 공정 흐름은 확립된 제조 공정은커녕 완전한 3나노미터급 생산 기술과는 거리가 멉니다. 그럼에도 불구하고 이 성과는 중국이 서방 기업의 첨단 도구에 의존하지 않고 반도체 진화의 독자적 경로를 개발할 수 있다는 증거로서 중요합니다.

중국 국가 주요 특별 프로젝트 02의 총괄 엔지니어인 Ye Tianchun은 베이징 IC 월드 컨퍼런스에서 IMECAS가 DUV 리소그래피로 제작된 스택형 나노시트 채널 GAA 트랜지스터를 위한 "초기 공정 통합"을 완료했다고 발표했습니다. 연구자들은 Ion/Ioff 비율이 9.7×10⁵와 7.6×10⁵인 소자를 획득했으며, 둘 다 5×10⁵ 임계값을 초과하여 스택형 시트의 게이트 제어가 작동하고 있음을 보여줍니다. 이러한 수치는 실험적 트랜지스터가 도전 상태와 비도전 상태를 구별할 수 있음을 확인하지만, 트랜지스터 밀도나 물리적 치수가 상업용 3나노미터급 기술에서 예상되는 것과 일치하는지에 대해서는 거의 드러내지 않습니다.

IMECAS는 Intel, Samsung Foundry, TSMC의 3나노미터급 생산 노드와의 비교를 가능하게 하는 게이트 피치, 메탈 피치, 나노시트 치수, 트랜지스터 밀도, SRAM 밀도 또는 기타 기하학적 특성을 공개하지 않았습니다. 따라서 이 성과는 중국이 EUV 없이 생산 준비가 된 3나노미터급 공정을 개발했다는 증거가 아니라, DUV 리소그래피를 사용하는 스택형 나노시트 GAA 공정 흐름의 검증으로 이해되어야 합니다.

이 작업의 가장 중요한 측면은 IMECAS가 향후의 3나노미터급 이상 첨단 기술을 위한 GAA 소자를 EUV 리소그래피 없이 어떻게 제조할 수 있는지를 조사한 것입니다. 이는 어떤 제조업체도 대량 생산에서 달성하지 못한 것입니다.

게이트를 나노시트 채널 주변에 배치하면 트랜지스터 치수가 축소될 때 우수한 정전 제어를 제공하므로, GAA 트랜지스터는 선도적 노드에서 FinFET 소자를 대체했습니다. IMECAS는 2020년부터 이러한 전환을 추진해왔으며, 특히 3나노미터 이하 노드에 초점을 맞추고 있습니다. 이는 이번 발표에서 3나노미터에 대한 현재의 강조를 설명합니다.

최근 몇 년간 IMECAS의 작업은 미국, 일본, 유럽 정부의 수출 제한을 받는 도구, 소프트웨어, 기술에 대한 중국의 의존성을 줄이는 것을 명시적으로 목표로 했습니다. Ye는 건축학적 혁신, 설계-기술 공동 최적화(DTCO), 시스템-기술 공동 최적화(STCO), 그리고 성숙한 제조 기술에서 "더 많은 가치를 추출"하는 것을 강조했습니다. 현재로서는, 이 결과는 향후의 3나노미터급 기술을 목표로 하는 스택형 나노시트 GAA 트랜지스터를 위한 DUV 기반 연구 경로를 보여주지만, 생산 준비가 된 중국 개발 3나노미터급 공정이 아닙니다.

IMECAS가 결국 DUV를 사용하여 적정 규모의 GAA 소자를 시연하거나 중요한 기하학적 매개변수를 공개하더라도, 이는 생산 준비가 된 3나노미터급 기술과는 거리가 멉니다. 상용 제조는 리소그래피를 증착, 에칭, 세척, 계측, 공정 제어, 재료, 온도 관리 및 수많은 다른 단계와 매개변수와 통합할 필요가 있습니다. IMECAS는 아직 그러한 제조 흐름을 시연하지 않았습니다.