英特尔在Hot Chips 2026上展示了Diamond Rapids，这是其2027年Intel Xeon服务器CPU，每插槽多达256个核心。

在Hot Chips 2026大会的第一天，英特尔展示了其下一代至强服务器平台——Diamond Rapids。作为Xeon 6 “Granite Rapids”的后续产品，Diamond Rapids是英特尔数据中心路线图的核心组成部分。该平台现被命名为Xeon 7 “Diamond Rapids”系列，鉴于今年早些时候的时间调整，其发布时间已重新安排至2027年。值得注意的是，256核配置是在最近才纳入路线图的。展望未来，英特尔的下一代Coral Rapids仍将是一个庞大的家族，预计将在Hot Chips 2027上亮相。

演示文稿首先确立了该平台的四大基础支柱：性能效率、加速能力、可扩展性和安全性。英特尔概述了通向Diamond Rapids的架构谱系，追溯了一条从单体环形和网格设计，经过Sapphire Rapids和Granite Rapids的非聚合2.5D分片分区，到当前一代的2.5D和3D功能分区的演进路径。这一进展使Diamond Rapids处于英特尔模块化设计轨迹的顶端。

该平台的核心是一组以Fabric Hub（互连集线器）为中心的 scalable compute building blocks（可扩展计算构建块）。每个Hub集中管理内存和I/O资源，允许计算模块通过统一的内存总线和灵活的I/O总线进行连接。每个计算构建块芯片都直接连接到Fabric Hub，而Hub本身也具备可扩展性。在每个计算模块内部，核心芯片包含多达16个核心，并通过3D交叉开关与基片上的最后一级缓存相连。该缓存在整个计算模块内共享，英特尔同时扩展了每个基片上的核心芯片数量以及每颗芯片的计算模块总数。

英特尔将互连称为Flexbus I/O总线，并辅以提供高达1.6 TB/s带宽的统一内存总线。为了保持效率，嗅探过滤和Home Agent驻留在芯片内部，使缓存一致性局限于总线范围内，而非跨越整个平台。内存通过Fabric Hub内的专用控制器进行管理，调度DDR内存并提供强大的ECC纠错、电源管理和Row Hammer防护。该子系统还支持CXL内存，可采用单级或带镜像功能的平面两级模式，同时专用的内存加密引擎确保DDR和CXL通路的安全。每个Fabric Hub提供四个x16端口，可配置为PCIe Gen6、CXL 3或UPI 3。这些Hub还配备高达16 MB的I/O缓存及片内嗅探过滤功能，并包含两个加速器复合体，其中集成了QAT、DSA和IAA引擎。

电源管理在计算构建块级别进行了精心设计。英特尔引入了一种新的核心空闲状态，具有L2缓存保留、优先级核心Turbo支持、基于MR4的内存热管理，以及在UXI和PCIe链路上均支持低功耗L0p模式。在物理结构上，旗舰封装堆叠了两个Fabric Hub分片、16个核心芯片和四个基片。核心芯片通过采用Foveros 3D直接裸片对裸片技术的混合键合连接与基片接口，而基板铜连线则将互连路由至Fabric Hub分片。

该平台基于英特尔18A-P工艺节点打造，利用了扩展的低功耗和高性能晶体管库。关键改进包括双触点PowerBoost选项、ULVT和LVT之间新的逻辑阈值设置，以及偏差角收紧33%。在指令集架构方面，英特尔引入了溢出填充优化指令。此次更新增加了16个通用寄存器，使整数寄存器总数达到32个，引入了r16至r31寄存器的新编码，并实现了三操作数指令。这些更改与现有x86软件完全向后兼容，仅需重新编译而无需修改源代码。

一致性管理也在硅片层面得到了优化。通过将驻留于DRAM中的目录状态替换为片内嗅探过滤器，英特尔消除了主存中的目录存储。这一转变在保留完整ECC保护的同时降低了延迟，并显著减少了一致性流量。结合这些架构优势，旗舰配置提供了256个核心、1.28 GB的最后一级缓存、1.6 TB/s的内存带宽以及128条高带宽、低延迟的I/O通道。加速能力由AMX和AVX 10.2处理，具有扩展的向量指令支持。这些内存速度建立在STH此前展示的Gen 2 MRDIMM和DDR5-8000模块基础之上。

随着2027年发布窗口的临近，Diamond Rapids使英特尔能够直接在高端核心计数和高内存带宽服务器细分市场与AMD EPYC系列的激进攻势展开竞争。最近的路线图更新使英特尔的核心计数与AMD的256核设计保持一致，后者采用全P核架构并拥有512个线程。将一致性移至片内、实施3D堆叠以及过渡到18A-P工艺节点，共同旨在缩小与竞争架构之间的效率差距。鉴于当前的开发周期，预计Diamond Rapids将于2027年下半年上市。