三星与台积电正联合英特尔采用ASML的最新光刻机，以缓解全球AI芯片短缺并锁定先进封装产能。

制造能够支撑现代人工智能的硬件需要极其复杂的机械设备。为此，行业领先的技术公司正进行巨额投资以维持其竞争优势。三星和台积电已正式承诺购买阿斯麦（ASML）先进的高数值孔径极紫外（High-NA EUV）光刻系统。

这一承诺使全球顶级代工制造商与英特尔的技术路线保持一致。英特尔已通过在其18A工艺节点上为即将推出的Panther Lake芯片加工超过一百万片晶圆，进一步巩固了其地位，同时正在为苹果测试增强版18A-P变体。每台High-NA系统的价格为4亿美元，代表了重大的资本投入。获得这两家亚洲科技巨头的承诺，进一步确立了阿斯麦在硬件领域的领导地位，因为人工智能工作负载持续推动对前所未有的计算能力的需求。

尽管业界普遍共识认为High-NA光刻代表了行业的未来，但三星和台积电计划根据各自的路线图，将这套设备分别整合到内存芯片和定制处理器的制造设施中。

三星目标在2028年部署该设备，专注于高密度DRAM的生产。三星首席执行官Young Hyun Jun表示：“在内存芯片中蚀刻更细的电路线可以减少制造难题，并保持硅制程扩展在内存和代工业务中的强劲势头。”

台积电则采取更长期的部署时间表，计划于2030年推出。得益于持续的AI驱动需求——7月营收达到新台币4675.8亿元——台积电已将年度资本支出预测上调至600亿至640亿美元之间。台积电首席执行官魏哲家博士指出：“随着AI芯片变得越来越复杂，代工厂将不得不严重依赖High-NA工具以实现更多的硅层堆叠。”与此同时，内存竞争对手SK海力士也在评估在相同的2028年时间框架内参与的可能性。

获取下一代光刻设备只是挑战的一部分；制造商还必须从传统的6英寸光掩模过渡，以解决关键的拼接限制问题。为了最大化这些系统的性能，阿斯麦、台积电、三星和英特尔正在合作，从根本上重新设计光掩模——即用于在硅晶圆上图案化电路的透光模板。

历史上，半导体制造商一直标准化使用6英寸光掩模。然而，High-NA光学系统将投影视场缩小了一半。制造面积为800平方毫米的大型AI芯片要求制造商将多个曝光视场“拼接”在一起，这引入了对准接缝，提高了缺陷率，并增加了生产成本。

为解决这些限制，联盟正转向新的12英寸掩模标准。阿斯麦首席技术官Marco Pieters观察到：“更大的掩模完全消除了拼接瓶颈，同时将扫描仪产量提高了40%。”一条试点生产线计划于2031年开始测试，为2033年实现全面商业化制造奠定基础。