삼성전자 차세대 반도체 로드맵은 평택, 화성, 기흥 및 미국 테일러 신규 캠퍼스를 아우르며, 테슬라 관련 165억 달러 거래의 수율 난항이 복잡성을 더하고 있다.

삼성전자 파운드리 사업은 평택, 화성, 기흥의 한국 시설과 텍사스 테일러의 신규 거점을 중심으로 두 개 국가와 네 개의 캠퍼스에서 운영된다. 회사는 2025년 첫 세대 2nm 공정의 양산을 시작했으며, 4월에 장기 지연된 테일러 공장으로 장비를 이전했고, 2025년 7월 체결된 165억 달러 규모의 계약에 따라 테슬라의 AI6 프로세서를 확보했다. 이러한 이정점에도 불구하고, 삼성전자의 파운드리 매출은 TSMC 대비 약 10분의 1 수준이며, 첨단 노드 수율이 여전히 수익성을 제약하고 있다. 삼성전자 측은 2025년 4분기 실적 발표를 통해 2nm 이정점을 확인했으며, 이는 HBM4 로직 다이 주문으로 인해 파운드리 부문의 수익성 회복을 알리는 신호이기도 했다. 그럼에도 불구하고 해당 부문의 매출은 TSMC 대비 약 11:1로 뒤처져 있으며, 보고된 2nm 수율은 약 55% 수준으로 수익성 있는 대량 생산에 필요한 임계치에 미치지 못하고 있다.

삼성과 TSMC를 구분하는 요소는 제조 능력이나 고객 확보가 아니라 수율 성능이다. 삼성전자는 메모리 사업이 기록적인 이익을 올리는 디바이스솔루션(DS) 부문 내에서 파운드리 부문을 운영함으로써 이 격차의 재정적 부담을 감당해 왔다. 당사는 별도의 파운드리 손익계산서를 공개하지 않아, 순수 파운드리 업체라면 갖지 못했을 수년간의 실행 시간을 확보했다. 테일러 프로젝트는 삼성전자의 로드맵의 핵심이자 가장 지속적인 과제로 작용한다. 두 개의 공장, 첨단 패키징 시설, 연구 개발 센터를 아우르는 전체 캠퍼스의 가치는 약 440억 달러로 추정되며, 이 중 370억 달러 이상이 미국 정부 자금과 연계되어 있다. 프로젝트 범위가 축소됨에 따라 삼성전자의 CHIPS Act 지원금은 최대 64억 달러에서 최대 47억 4,500만 달러로 감소했으며, 텍사스주는 지난 9월 약 2억 5,000만 달러의 주 차원 인센티브를 추가했다. 건설은 2024년 내내 그리고 2025년 초까지 중단되었는데, 이는 초기에는 확정된 고객의 부재와 목표 노드의 수율 문제로 인한 것으로 알려졌다. 4월 장비 반입식 이후 해당 사이트에서는 2nm 공정의 세 번째 세대인 SF2P+ 변형 버전을 설치할 예정이다. 시범 생산은 2026년 말에 목표로 설정되었으며, 본격적인 양산은 2027년에 예정되고 월간 웨이퍼 가동 목표는 약 50,000개다. 테슬라의 AI6 칩은 2033년까지 이어지는 8년 계약 하에 해당 시설의 중심을 차지할 것이다. 그러나 보고서에 따르면 삼성전자의 2nm 라인에서의 엔지니어링 런 지연으로 인해 AI6 설계가 6개월 늦춰졌으며, 이로 인해 양산 시기는 2027년 후반으로 밀리고 있다.

평택은 삼성전자의 최대 생산 기지로 P1부터 P5까지 지정된 라인을 갖추고 있다. 단기 활동은 1c 클래스 DRAM 플랫폼 위에 HBM4 베이스 다이 라인을 배치하기 위해 장비 설치를 가속화하고 있는 P4와, 해당 사이트의 마지막 계획된 공장인 P5를 중심으로 이루어진다. 이전에 건설이 중단되었던 P5는 이제 급증하는 AI 메모리 수요 속에서 거의 90조 원에 달하는 보고된 투자 비용으로 2029년 생산을 목표로 진행 중이다. 이러한 확장은 전반적인 자본 지출 억제라는 배경 속에서 이루어지고 있다. 2024년과 2025년 내내 삼성전자는 파운드리 지출을 크게 줄였으며, 손실이 누적됨에 따라 평택과 테일러 프로젝트 모두 잠재적 일시 중지를 검토한 바 있다. 파운드리 가동률은 2024년 하반기 약 50%까지 하락했으나, 고객이 돌아오면서 회복되었다. 공정 개발은 화성의 EUV 라인을 통해 계속되고 있으며, 2030년까지 이어지는 약 20조 원 규모의 신규 기흥 NRD-K 연구 단지에서는 첨단 노드 R&D에만 집중하고 있다. 삼성전자는 화성에 ASML 하이-NA EUV 연구용 도구인 Twinscan EXE:5000을 배치하여 개발 목적으로 사용하고 있으며, 양산 등급의 EXE:5200 시스템 두 대를 도입 중이다. 원래 올해 상반기 납품 예정이었던 이 도구들은 SF1.4 노드와 차세대 DRAM을 목표로 하고 있다. 그러나 로직 측 계획은 변경되었다: 삼성전자의 업데이트된 로드맵은 SF1.4를 로우-NA 장비에 유지하고 하이-NA EUV를 1nm 세대에 예약했다. 이러한 연구 인프라가 생산 공장에 공급되면서, 그 산출물은 삼성전자가 2nm를 안정화하고 1.4nm로 전환하는 속도를 결정하게 될 것이다.

삼성전자의 2nm 계열은 양산 중인 첫 세대 SF2 노드를 시작으로, 올해 출시되는 SF2P, 테일러로 향하는 SF2P+ 변형 버전, 그리고 백사이드 전력 공급을 채택하여 2027년 양산을 목표로 하는 SF2Z를 포함한다. 1.4nm SF1.4 노드는 2022년 파운드리 포럼에서 발표 당시 2027년 양산 예정이었다. 그러나 2026년 8월 열린 Next-Generation Lithography + Patterning Conference에서 제시된 업데이트된 로드맵에 따르면 해당 일정이 공식적으로 2029년으로 변경되었으며, 이는 다음 노드로 넘어가기 전에 SF2 아키텍처를 다듬는 데 추가로 3년이 소요됨을 의미한다. 같은 발표에서 삼성전자는 하이-NA EUV의 생산 진입 시점에 대한 첫 확인도 제공했는데, 그것은 2nm나 1.4nm가 아닌 약 2030년의 1nm 클래스 SF1A 노드였다. "하이-NA EUV는 A10 이하부터 필수적이 될 것이라고 믿습니다."라고 삼성전자 기술 마스터 VP인 Chang Min Park는 컨퍼런스에서 언급하며, 더 큰 노드에서 양산을 지원하려면 장비가 추가로 정제되어야 한다고 지적했다. SF1A는 검증된 로우-NA 공정을 유지하는 향상된 1.4nm 변형인 SF1.4+와 함께 출시될 예정이며, 이는 하이-NA의 작은 노출 필드와 높은 비용에 우려를 가진 고객들에게 익숙한 대안을 제공한다. 궁극적으로 로드맵은 수율에 의존하며, 삼성전자 역시 동일한 현실에 직면해 있다. 첫 세대 2nm 수율은 2025년 내내 상승했지만 4월 기준 여전히 약 55% 수준으로, 수익성 있는 대량 생산에 필요한 수준보다 낮았다. 보고서에 따르면 퀄컴은 이러한 결과로 인해 작업을 TSMC로 재배치할 수도 있다. 이러한 수치들은 공식 발표가 아닌 업계 추정이지만, 일관되게 수율—능력이나 고객 수요가 아닌 것—이 삼성전자의 주요 병목 현상임을 시사한다. 경쟁력을 유지하기 위해 삼성전자는 가격 인하에 적극적으로 나서 2nm 웨이퍼 비용을 약 20,000달러로 낮추어 TSMC보다 약 33% 낮은 가격을 제시했다. 이러한 할인은 가격 민감형 고객을 유치하지만, 이미 손익분기점 수율 아래에서 운영되는 노드에서 마진을 심각하게 압박한다. 가격 우위와 수율 지연이라는 조합을 자금 지원하는 것은 외부 지원 없이는 지속 불가능하며, 이는 해당 부문의 손실이 회복 속도를 결정해 온 이유를 설명한다.

삼성전자의 2nm 주요 고객은 자체 모바일 부문이다. SF2 기반으로 제작된 엑시노스 2600은 해당 노드의 첫 상용 제품이며 표준 갤럭시 S26 및 S26+ 모델을 구동한다. 그러나 갤럭시 S26 울트라는 전 세계적으로 퀄컴의 스냅드래곤 SoC를 사용하며, 수율 제약으로 인해 엑시노스 칩은 S26 생산량의 약 4분의 1에서 3분의 1만 차지하는 것으로 추정된다. 후속 모델인 갤럭시 S27용 SF2P 기반 엑시노스 2700이 개발 중이며, 양산은 올해 하반기에 목표로 설정되어 있다. 외부 고객을 유치하기 전에 노드를 검증하기 위해 내부 프로세서를 활용하는 전략은 삼성전자가 3nm 전환기 동안 취했던 전략과 유사하다. 외부 2nm 고객은 여전히 제한적이다. 일본 AI 기업 프리퍼드 네트워크스는 SF2와 AI 가속기의 2.5D 패키징을 결합한 턴키 클라이언트로 확인된 가장 명확한 초기 채택 사례다. 테슬라의 AI6는 AMD와 퀄컴과의 논의와 함께 가장 눈에 띄는 외부 약속이다. 북미 파운드리 없는 반도체 설계 회사인 AMD로부터 2nm CPU 주문에 대한 확인되지 않은 보고서와, 향후 스냅드래곤 디자인에 관한 퀄컴과의 고급 단계 논의가 있다. 삼성전자의 가장 강력한 경쟁 우위는 로직보다는 메모리에 있다. 회사는 2월 업계 최초의 상용 HBM4를 출하했으며, 이는 8 Gbps JEDEC 기준선에 비해 핀당 11.7 Gbps에서 작동하며 속도는 13 Gbps까지 확장 가능하고 스택당 대역폭은 최대 3.3 TB/s에 도달한다. 이러한 스택을 지원하는 로직 베이스 다이는 삼성전자의 독점 4nm 파운드리 공정에서 제조되며, 이는 회사가 여러 경쟁사들이 TSMC에서 구매하는 것과 달리 베이스 다이를 내부에서 조달할 수 있게 하여 수직 통합을 활용함으로써 파운드리 경쟁력을 강화한다.