Arteris正在加速行业向基于多芯片模块的架构转型，以提升AI加速器的良率与可扩展性。

加利福尼亚州坎贝尔，2026年9月16日 —— 半导体技术领先提供商Arteris, Inc.（致力于加速AI时代的创新）今日宣布扩展其多芯片封装（multi-die）产品组合。此次扩展有助于半导体公司从单体系统级芯片（SoC）设计转向基于小芯片（chiplet）的架构，应用于人工智能（AI）、高性能计算（HPC）和消费电子领域，而无需重新发明数据在系统中的流动方式。

随着对AI计算需求的不断增长，半导体公司正日益采用多芯片架构。通过构建超出单个芯片物理尺寸限制的系统，工程师可以针对不同工艺技术在各个独立的小芯片上进行优化，并将系统分散到多个芯片上。这一转变带来了新的挑战：以前在单个SoC内部进行的通信现在必须跨越物理芯片边界，同时保持性能、效率以及可预测的流量行为。

Arteris通过将片上网络（NoC）连接性和数据传输透明地扩展到芯片间链路，使多个芯片能够作为一个统一的架构运行，从而应对这一挑战。新的FlexGen Multi-Die产品将这种方法扩展到非相干AI和高性能计算架构，与现有的用于缓存相干系统的Ncore Multi-Die解决方案形成互补。

结合Magillem集成自动化技术和Cycuity硬件安全保障，扩展后的产品组合为半导体工程团队提供了涵盖数据传输、系统集成和安全性的全面技术，以应对日益复杂的多芯片设计。

“多芯片架构是自SoC问世以来半导体设计中最重要的变革之一，”Arteris总裁兼首席执行官K. Charles Janac表示，“随着系统超出单一硅片的边界，挑战不再仅仅是连接小芯片；而是要在它们之间保持架构的智能性。我们的目标是帮助工程团队获得多芯片架构的好处，而无需每次将系统划分到另一块硅片时都重新发明整个系统。”

**将NoC互连技术延伸至芯片边界之外**

在单体SoC中，NoC技术作为基础架构，使处理器、内存子系统、加速器和其他功能能够进行通信和数据共享。转向多芯片架构会在这些功能之间产生物理边界，这可能需要工程团队定义和管理小芯片之间的额外接口。

Arteris在不重新发明系统的前提下，将这些边界上的NoC连接性透明地延伸出去。新的FlexGen Multi-Die NoC IP支持通过单个UCIe PHY进行双向事务传输，将PHY面积、功耗和I/O需求降低多达50%。这种方法允许工程团队在芯片间链路上保留关键的NoC功能，而不是将每个小芯片边界视为单独的系统集成问题。

专为非相干AI和HPC架构设计的FlexGen Multi-Die支持虚拟通道链接技术，以提高有限的小芯片I/O资源的利用率。它还具备先进的服务质量（QoS）机制，可在共享的芯片间链路上维持高优先级流量的吞吐量。这些能力帮助工程团队有效利用可用带宽，并在跨多个芯片扩展设计时保持高效。

更广泛的Arteris多芯片产品组合包括：

* **FlexGen Multi-Die**：适用于非相干AI和HPC架构，将高效的数据传输和QoS能力扩展到芯片边界之外。

* **Ncore Multi-Die**：适用于缓存相干计算架构，实现跨多个芯片的相干连接和高效数据共享。

* **Magillem集成自动化**：自动化IP打包、小芯片和多芯片集成以及硬件/软件集成，以减少工程工作量和开发复杂性。

* **Cycuity硬件安全保障**：帮助工程团队在开发早期识别漏洞，并在日益复杂的多芯片系统中验证安全要求。

这些能力共同为半导体公司提供了一条从单体SoC向多芯片架构演进的更平滑路径。它们还帮助工程团队提高设计复用率，降低集成复杂性，并更快地将差异化产品推向市场。

**从单体设计到多芯片产品**

Arteris的客户正在利用该公司的技术，将现有架构从单芯片实现过渡到多芯片产品。

“随着Agentic AI工作负载在云基础设施、边缘和终端设备中不断扩展，多芯片架构对于平衡性能、可扩展性和开发效率变得越来越重要，”AMD高级总监、硅设计部门Jason Miller表示。“简化系统集成的解决方案，同时在小芯片之间保持带宽和性能，有助于工程团队加速创新并更快地将差异化产品推向市场。Arteris对其多芯片产品组合的持续扩展，为我们下一代数据中心、客户端、游戏和嵌入式计算产品所需的灵活性和生产力提供了支持。”

“先进半导体设计的未来本质上就是多芯片的，”Socionext全球领先集团执行首席工程师Daisuke Murakami表示。“通过与Arteris合作其基于UCIe的多芯片解决方案，我们能够提前访问简化小芯片集成的技术，同时满足下一代AI、汽车和数据中心SoC所需的可扩展性、带宽和效率。”

**构建更广泛的小芯片生态系统**

随着多芯片采用的扩大，NoC技术、芯片间接口、小芯片IP、设计工具和先进封装技术之间的互操作性将变得愈发关键。Arteris正与半导体IP和生态系统合作伙伴合作，以降低集成风险并为多芯片设计建立更多可复用的基础。

“物理AI系统需要规模适宜的推理能力和可扩展架构，这些架构能够无缝集成多样化的计算技术，同时满足严格的功耗、性能、安全、安全和可靠性要求，”Cadence研发副总裁、硅解决方案集团David Glasco表示。“通过将全面的Cadence Physical AI平台、IP和安全解决方案与Arteris的NoC IP相结合，我们的合作实现了从云端到边缘的快速硅片实现和可信系统部署。这一可复用的基础帮助客户更高效地扩展物理AI系统，降低开发风险，并加快上市时间。Cadence和Arteris共同提供了一条从规范到硅片再到部署的无缝路径，加速了整个物理AI生态系统的创新。”

“开放的小芯片生态系统需要架构框架，以简化专用芯片集成到可扩展、可制造系统中的过程，”Silitronics系统和技术封装首席技术官Suresh Subramaniam博士表示。“我们计划在开发基于OCP衍生出的小芯片架构时利用Arteris FlexGen技术，将智能的芯片间连接性与Silitronics的系统级设计、先进封装和异构集成能力相结合，帮助客户更快地将差异化的多芯片解决方案推向市场。”

“随着多芯片设计日益成为AI和高性能计算创新的核心，小芯片生态系统内的互操作性对于降低设计复杂性和加速采用至关重要，”Synopsys产品管理高级副总裁Neeraj Paliwal表示。“Synopsys经过硅验证的UCIe IP（提供高带宽、低延迟的芯片间连接性）与Arteris用于多芯片设计的Ncore缓存相干NoC IP之间互操作性的成功验证，帮助客户自信地集成小芯片，降低集成风险，并实现硅片成功。”

“UCIe为在不同功能和工艺技术的芯片之间集成小芯片提供了一个开放、高性能的基础，”UniVista副总裁Mao Liu表示。“通过与Arteris合作验证UniVista UCIe IP与Arteris Ncore Multi-Die之间的互操作性，我们旨在为客户提供一条更集成的路径，以实现面向AI、高性能计算和其他计算密集型应用的 scalable、缓存相干的多芯片设计。”

**通往小芯片未来的务实之路**

未来的AI计算系统需要透明的数据传输解决方案，Arteris正在为该行业带来此类方案，以加快先进异构系统的开发和交付。新的FlexGen Multi-Die产品将非相干连接性透明地延伸到芯片边界之外，使工程团队能够解决未来多芯片SoC实现中不同的连接性需求。扩展后的Arteris多芯片解决方案现已向早期访问合作伙伴和战略客户提供。更多信息请访问 arteris.com/multi-die。

**关于Arteris**

Arteris（纳斯达克代码：AIP）是领先的半导体技术提供商，致力于加速创建具有内置安全性、可靠性和安全性的高性能、低功耗硅片。创新的Arteris产品旨在通过片上网络（NoC）互连知识产权（IP）、用于集成自动化的系统级芯片（SoC）软件以及硬件安全保障，优化数据传输并缓解现代AI时代的复杂性。所有这些技术均被全球顶级科技公司用于提高整体性能和工程生产力，降低风险，降低成本，并更快地将前沿设计推向市场。更多信息请访问 arteris.com。

来源：Arteris

本文最初发布于 HPCwire，标题为《Arteris加速行业向多芯片小芯片架构转型》