AMD Venice 256核EPYC CPU发布,采用Zen 6:1024 MB L3缓存、16通道内存、5+ GHz时钟。

AMD终于在超过一年的预告之后提供了其首款Zen 6 CPU的详细信息。Epyc 9996是一款256核/512线程芯片，基于Zen 6架构构建，代表AMD所述的Venice"广泛产品组合"中的旗舰产品。该公司声称对Nvidia即将推出的Vera和Intel的Xeon 6有显著的性能优势，并计划在未来一年内用专为特定应用设计的产品来扩展Venice系列。

AMD计算和企业解决方案公司副总裁Ravi Kuppuswany表示："这不仅仅是一个处理器。这是一个产品组合。"这一战略反映了Intel如何分段其Xeon产品线，以及AMD如何对其Epyc产品进行软区分，采用针对特定应用优化的解决方案，而不是一刀切的方法。

主要Venice产品线在SP7插槽上推出，可扩展至256核512线程，使用快速MRDIMM实现1.6 TB/s的内存带宽，单处理器配置中提供128条PCIe 6通道（双处理器配置中为160条）。256核配置使用AMD的Zen 6c"密集"设计。标准Zen 6 Venice可扩展至128核256线程，而高频变体最多达到96核。

计划中还有其他配置。Venice on the SP8插槽将于2027年上半年推出，为较小部署提供最少8核、最多128核的配置，支持八通道内存，每通道两个DIMM，以及相同的128条PCIe 6通道。Venice-X预计于2027年下半年在SP7插槽上推出，配备96核和高达1,152 MB的堆叠L3缓存，能够以高达5.15 GHz的频率运行。Verano预计于2027年下半年在SP8插槽上推出，面向AI工作负载，最多72核，5 GHz峰值时钟，利用具有SOCAMM2模块的24通道LPDDR5X内存系统。

Venice的内存架构代表了一次重大升级。SP7配置可扩展至16通道内存，MRDIMM运行频率为12,800 MT/s或标准DDR5 RDIMM为8,000 MT/s——相比Turin的12通道内存和6,400 MT/s RDIMM是一个巨大飞跃。AMD声称每插槽带宽为1.6 TB/s，明显高于Vera的1.2 TB/s，接近Turin每插槽576 GB/s带宽的三倍。Intel最近在部分Granite Rapids和Clearwater Forest SKU上启用了8,000 MT/s的RDIMM，并计划在2027年第一季度推出支持高达8,800 MT/s的MRDIMM。

Zen 6基于TSMC的N2工艺构建。AMD确认了每个CCD 32核以及两个IOD。256核配置包括1,024 MB的L3缓存——几乎是Epyc 9965的三倍——每个CCD可访问128 MB的L3，即每核4 MB，是Turin分配的两倍。这是常规缓存，而非堆叠；堆叠将随Venice-X推出。

AMD的基准测试结果侧重于agentic AI工作负载，其中许多适用于高并发网络、代码编译和媒体处理。与前代Epyc 9965（192核Zen 5密集设计）相比，Epyc 9996在使用NGINX和WRK负载生成器的前端操作中声称有1.2倍的改进。与Intel的Xeon 6980P相比，同样测试中的收益达到2.8倍。

在由TPCx-AI基准测试衡量的数据密集型AI工作负载中（每分钟AI用例数），AMD声称有1.7倍的代际改进和相比Xeon 6980P的3.4倍改进。使用Meta的FAISS库的向量化工作负载显示1.6倍的代际收益和相比Intel的2.3倍收益。对于包括TPC-H、TPC-C和Redis的企业工具，AMD报告了基于多个测试的几何平均吞吐量的1.6倍代际改进和相比Intel的2.6倍改进。

使用五个不同agent角色的直接agent测试显示1.5倍的代际改进和相比Xeon 6980P的2.5倍改进。AMD使用GNU 15.2编译器对Nvidia的Vera进行了直接对比，两个系统都在600W热设计功耗下运行。在SPEC CPU 2026吞吐量（SPECrate整数套件）中，256核密集Venice设计声称相比Vera有2.2倍的改进。96核高频Venice变体声称相比Vera有1.2倍的单核性能改进。在SPEC CPU 2017（SPECrate整数）中，Venice相比Intel的Xeon 6980P实现2倍的吞吐量，相比Arm的新AGI实现1.3倍的单核性能。