在Hot Chips 2026上，SK hynix详解其混合键合HBM5架构如何通过将MR-MUF封装技术延伸至英伟达 Rubin世代，突破775微米厚度限制。
在8月23日举行的Hot Chips 2026大会上，SK海力士美国公司封装工程副总裁Jaesik Lee概述了限制HBM堆叠高度的物理约束，并确认混合键合技术将错过HBM4E，最早也要等到HBM5才会实现封装技术的过渡。这一根本性限制源于标准300毫米逻辑晶圆的775微米厚度，这限制了HBM立方体的总厚度。Lee解释说，因此任何额外的DRAM层都必须依赖更薄的晶圆和更窄的层间间隙。
JEDEC HBM4标准将封装厚度上限从HBM3E时期维持的720微米提高到了775微米，这在采用混合键合之前缓解了一些压力。当GPU冷板安装时，逻辑晶圆和存储堆栈都会被研磨以暴露裸硅。由于逻辑晶圆固定为775微米，更高的存储立方体会突出于相邻处理器之外。“这就是我们能达到的极限，因为逻辑晶圆的厚度也是775微米，”Lee说。更薄的晶圆本质上增加了堆栈中导热性差的氧化物比例，而引脚速度已从早期HBM的1 Gbps激增到HBM4的8 Gbps，使得相同占地面积内的功耗更加集中。SK海力士的数据显示，随着堆叠数量每两代翻倍，所提及的各代产品之间的热负荷增加了2.2倍。
目前，12-Hi HBM已投入量产，而16-Hi HBM4正在以每个立方体48GB的速度进行客户认证。为了实现这一点，核心晶圆被减薄至约50微米，层间间隙与12-Hi相比减半。SK海力士的大规模回流模塑底部填充（MR-MUF）工艺，通过拾放所有晶圆并在一次回流步骤中键合它们，目前已接近其边际极限。Lee表示，对于16-Hi而言，主要制造挑战在于填充缩小了一半的间隙，同时控制亚50微米晶圆的翘曲。
虽然三星在去年5月公开承诺为HBM4采用混合键合，但SK海力士一直将铜对铜技术视为先进MR-MUF之后的备用方案。最近的JEDEC厚度放宽消除了紧迫性，行业讨论现在正在权衡进一步增加至825–900微米以实现20-Hi堆叠，这将进一步推迟向铜键合的过渡。今年3月，行业消息人士报道，SK海力士下达了其首个大规模生产混合键合订单：一套结合应用材料公司和Besi设备的单线系统，价值约为200亿韩元（1500万美元）。Counterpoint Research预测，该技术将在2029年至2030年左右与HBM5一起进入全面HBM生产阶段。
根据SK海力士的路线图，混合键合仍处于20层及以上堆叠的研究阶段，该公司尚未指定哪种产品将率先采用该技术。排除HBM4E后，HBM5成为最早的可行窗口。该工艺在室温下键合扁平化的铜焊盘和氧化物表面，然后利用固化步骤中铜的热膨胀形成连接。“这是一个非常简单的过程，但实际上极具挑战性，”Lee说。“我们要谈论的是需要制作混合键合的16层和20层，这与单层堆叠非常不同。”消除微凸块允许核心晶圆在20-Hi时增厚高达24%，与该高度下的MR-MUF相比，热阻降低了约35%，并将凸块间距推低至18微米以下，低于MR-MUF目前使用的30微米。在HBM4现有的凸块间距下，传统的微凸块仍然有效，历史上，每次JEDEC厚度放宽都使MR-MUF能够再维持一代产品。
在其5月发布三个月后，Lee详细介绍了SK海力士的iHBM冷却架构。该概念将导热且电绝缘的模块嵌入基础晶圆的Die-to-Die (D2D) PHY区域——即功率密度达到峰值的接口热点——声称可将热阻降低30%以上。Lee直接将iHBM与三星的Heat Path Block方法（通过专用柱状结构引导热量）以及美光的基础晶圆电路重新设计（声称能效提高超过20%）进行了基准测试。所有三家供应商的解决方案均针对HBM5，预计都不早于2028年实现量产。然而，由于热模块位于封装内部并与D2D PHY并存，它们需要与客户的设计共同优化，无法 retrofit 到已经开发中的架构中。“这是一种我们可以做的很好的选择，但这不是我们可以应用于我们已经处于设计阶段的产品的，”Lee表示。
在问答环节，SemiAnalysis的Tanj Bennett质疑堆叠更高的HBM阵列是否会稀释有效的硅吞吐量。他指出，虽然在单元级别运行的DRAM每平方厘米可提供约20 TB/s的带宽，但20-Hi堆栈的最高速度仅为4 TB/s左右，而且HBM消耗的制造产能远高于等效的DDR5或LPDDR。“当你达到20高时，该内存的平均速度比DDR5慢，”Bennett说。“为什么使用HBM堆栈的高度而不是智能地将更便宜的内存放置在其周围是更好的选择？”Lee回应称，训练工作负载既需要高带宽也需要大容量，而推理可能会通过保持KV缓存在高带宽内存中并将其他数据卸载到LPDDR来折中。这种分层方法已经在Nvidia的Vera Rubin等平台上实施，该平台通过NVLink-C2C将LPDDR5X与HBM4池化。此外，SK海力士与SanDisk联合开发了高带宽闪存规范，将内存分层扩展到NAND存储。“关于分层架构，这也是我们需要在未来关注的问题，”Lee承认。据1月份报道，SK海力士持有Vera Rubin世代Nvidia HBM订单的约70%，所有这些订单都将使用MR-MUF堆叠。Lee证实，该公司尚未决定哪条产品线将首先脱离MR-MUF。