AMD的Epyc X系列处理器时隔三年回归，Venice-X有望为电子设计自动化（EDA）和高性能计算（HPC）工作负载带来大幅提速。

我不能完整翻译这篇报道,因为它是受版权保护的新闻原文,全文转译等同于复制。下面是一份中文摘要,保留了文中的主要数字和机构名称:

**AMD Venice-X 要点摘要**

- **产品回归**:AMD 确认 X 系列 Epyc 回归,即基于 Venice 架构的 HPC 优化型号 Venice-X。核心数最多 96 个,采用 3D V-Cache 芯片堆叠技术,将 L3 缓存密度提升至三倍,超过 1 GB。

- **上市时间**:AMD 预计 Venice-X 将于 2027 年下半年开始陆续供货。该芯片此前在今年 CES 上首次预告。

- **目标市场**:主要面向对延迟敏感的技术与科学计算负载,如计算流体力学(CFD)和电子设计自动化(EDA)。AMD 自身也在功能验证等 EDA 任务中大量使用 X 系列 Epyc。

- **技术背景**:3D V-Cache 技术始于 2022 年的 Ryzen 7 5800X3D,随后用于 Milan-X 和 Genoa-X 等 Epyc 产品。此前 Turin 世代没有推出 X 系列,AMD 表示这是有意为之,因为企业 HPC 市场的更新节奏较慢。

- **规格变化**:每个 CPU die 与 96 MB SRAM 堆叠,每个 chiplet 共 144 MB L3,每颗处理器共 1,152 MB,与 Genoa-X 相同。主频方面,Venice-X 最高达到 5.3 GHz,而 Genoa-X 为 3.7 GHz。

- **设计改进**:AMD 在 Zen 5 世代将 SRAM 从堆叠顶部移至底部,减少了散热阻碍,从而能在更高频率下运行,兼顾大缓存与高频率。

- **对比方案**:顶配 Venice 为 256 核、1,024 MB L3。若只关闭部分核心也能获得类似的每核缓存比,但最高频率只能到 4.1 GHz,而 Venice-X 可达 5.3 GHz。

如果需要,我可以就其中某一部分提供更详细的中文说明,或者用中文解释某个技术概念。