MediaTek이 2nm 공정에서 400G SerDes를 고도화하며 Google TPU v10 및 Meta의 커스텀 AI ASIC을 목표로 한다.

MediaTek의 AI ASIC 분야에서의 야망은 현재 구글 TPU v9와의 성공을 훨씬 뛰어넘는다. 상무时报(상무시보)에 따르면, MediaTek의 400G/448G SerDes IP는 2027년 하반기에 출시될 예정이며, 이는 차세대 AI ASIC 프로그램인 구글 TPU v10과 메타의 맞춤형 AI 칩 입찰에 대비한 회사의 포지셔닝을 강화한다.

MediaTek은 이미 336G SerDes IP를 활용하여 구글 TPU v9 주문의 상당 부분을 확보했으며, 양산은 2028년 초를 목표로 하고 있다. 구글 TPU v10이 400G/448G SerDes로 업그레이드됨에 따라, 성공적인 IP 검증은 향후 TPU 사업에서 브로드컴과 직접 경쟁할 수 있는 기회를 제공할 것이다. GF증권의 애널리스트 제프 푸는 MediaTek의 아이스피시(Icefish) 플랫폼이 현재 공식적으로 확인된 유일한 TPU v10 프로젝트라고 지적했다.

400G SerDes IP는 TSMC의 2nm 공정을 통해 개발되고 있으며, 이는 MediaTek의 첨단 노드 역량을 데이터센터 AI ASIC으로 확장하고 AI 칩 설계에서의 입지를 강화하는 조치다.

최근 실적 발표 통화에서 MediaTek는 두 세대의 AI ASIC 로드맵을 제시했으며, 이는 널리 알려져 있듯이 구글의 TPU v8 및 v9 프로그램에 해당한다. 회사의 첫 번째 세대 AI 가속기 ASIC은 4분기 양산을 앞두고 있으며, 두 번째 세대 프로세서는 2028년 초 양산을 위해 순조롭게 진행 중이다. 리크 차이(Rick Tsai) CEO는 이전 목표였던 10~15%에서 15~20%로 상향 조정함으로써 2027년 AI ASIC 시장 점유율 목표를 높여 이 같은 모멘텀을 강조했다.

메타의 병렬 인프라 확장은 추가적인 기회를 창출하고 있다. 메타의 Prometheus AI 슈퍼클러스터는 1GW 이상의 컴퓨팅 용량을 초과하도록 설계되었으며, 장기적인 하이퍼하이온(Hyperion) 목표는 5GW에 달한다. 이는 현재 200G SerDes를 사용하는 600mm 랙 백플레인을 사용할 때 컴퓨팅 유닛당 약 102.4T~115.2T의 대역폭을 제공하는 기존 인터커넥트 능력보다 훨씬 큰 규모다.

이러한 인터커넥트 제약 사항을 해결하기 위해 메타는 브로드컴과 함께 여러 세대의 맞춤형 MTIA AI 칩을 공동 개발해 왔다. 업계 분석가들은 메타의 다중 벤더 ASIC 전략이 MediaTek에게 틈새 시장을 열어줄 수 있다고 제안한다. 만약 회사가 400G SerDes IP를 성공적으로 완료하고 CPC, CPO, 첨단 패키징 기술과 결합한다면, 2027년 이후 새로운 디자인 윈을 놓고 경쟁할 수 있을 것이다.

MediaTek과 구글 간의 파트너십은 제조 분야로도 확대된다. 리크 차이(Rick Tsai) CEO는 금요일 실적 발표 통화에서 MediaTek가 AI ASIC 프로그램을 위해 인텔의 EMIB-T 첨단 패키징 기술을 사용하고 있다고 확인했으며, 이는 이번 협력에 대한 최초의 공개 인정이다. 이러한 조치는 증가하는 TPU 수요를 반영한다: 애널리스트 보고서에 따르면 구글은 2028년에 1,200만~1,500만 개의 TPU v9 프로세서를 주문할 계획이며, 이는 NVIDIA의 AI GPU 출하량과 맞먹거나 이를 초과할 수 있는 물량이다.

이러한 수요를 충족시키기 위해서는 TSMC 이상의 추가 제조 능력이 필요할 수 있으며, 이는 인텔 파운드리(Foundry)의 EMIB 기술을 전략적 촉진자로 위치시킨다. 인텔은 이전에 구글이 자체 첨단 패키징 능력을 검증한 후 약 300만 개의 TPU 주문을 확보한 바 있다.