반도체·하드웨어 · 리포트

화웨이는 차세대 어센드 NPU를 몇 분기 내에 출시하는 AI 가속기 로드맵을 공개했으며, 어센드 960PR은 예상 FP4 성능의 두 배를 달성할 것으로 보인다.

중국 내 실리콘 경쟁 가속화가 엔비디아에 대한 압박으로 작용하며, 초거대 클라우드 기업들이 가속기 조달처와 HBM/파운드리 용량 계획을 다각화하도록 유도하고 있다.

업계 전문지Slicast · 2026년 9월 18일 10:30 UTC · 글로벌 · 출처: Tom's Hardware

중요도 85

화웨이는 연례 화웨이 커넥트(Huawei Connect) 행사에서 새로운 가속기, 지원 프로세서, 그리고 차세대 아센드 960(Ascend 960) 칩의 가속화된 출시 일정을 담은 업데이트된 AI 하드웨어 로드맵을 공개했다. 또한 회사는 아센드 970 및 980의 사양을 발표하고, UnifiedBus 기반의 Peerium 아키텍처를 소개하며 수직 통합 AI 인프라 포트폴리오를 확대했다.

화웨이는 지난 10년 가까이 의존해 온 SIMD 아키텍처에서 새로운 SIMD+SIMT 설계로 전환하는 중이다. 이 회사는 자체 가속기를 뉴럴 프로세싱 유닛(NPU)으로 지칭한다. 업데이트된 아키텍처는 벡터 기반 처리와 스레드 수준의 병렬성을 결합하여 다양한 AI 워크로드 전반에 걸쳐 하드웨어 활용도와 성능을 향상시키며, 데이터 병렬 작업에는 SIMD를, 분기 중심 작업에는 SIMT를 활용한다.

이 새로운 아키텍처를 처음 구현한 NPU는 프리필(prefill) 및 추천 워크로드용으로 설계된 아센드 950PR과 디코딩 및 훈련용 타겟팅인 아센드 950DT이다. 행사 중 화웨이는 아센드 950 플랫폼이 입지를 넓혀가고 있다고 언급했으며, Atlas 950 SuperPoD 시스템이 대규모 상업적 배포 단계에 진입했다고 보고했다. 다만 구체적인 세부 사항은 공개되지 않았다. 훈련 중심인 아센드 950DT의 테스트는 긍정적인 결과를 보였으며, 회사는 내년 여러 중국 AI 개발자들이 950DT 기반 시스템에서 모델 훈련을 시작할 것으로 예상한다. 그러나 화웨이는 현재 제조 능력이 국내 수요를 충족하기에 여전히 부족하다고 인정했다.

2025년 9월, 화웨이는 최대 Atlas 950 SuperPoD 구성을 발표했는데, 이는 2,048개의 Kunpeng 950 CPU, 8,192개의 Ascend 950DT NPU, 160개 캐비닛(컴퓨팅 노드 128개, 통신 노드 32개)으로 구성되어 있으며, 총합 8 FP8 EFLOPS, 16 FP4 EFLOPS, 그리고 16 PB/s의 집계 인터커넥트 대역폭을 제공한다. 그러나 2026년 7월까지 화웨이는 공개적으로 단 256개의 CPU와 1,024개의 가속기 카드로 구성된 배포 시스템을 시연했는데, 이는 명시된 최대치보다 현저히 낮은 수치다. 아키텍처가 여전히 8,192개 NPU까지 확장 가능하다고 설명되기는 했으나, 이 상한선은 화웨이의 공식 웹사이트에서 제거되어 대규모 상업적 배포의 정확한 현황은 불분명하다.

Atlas 950 SuperPod의 채택 속도는 공급 제약이나 새로운 아키텍처 지원을 위한 상당한 소프트웨어 재설계 필요성 등으로 인해 느리게 진행되고 있는 것으로 보인다. 어쨌든 이 플랫폼은 주로 더 진보된 아센드 960 시리즈 및 후속 세대를 앞두고 화웨이가 생태계를 다듬을 수 있는 발판 역할을 한다.

아센드 960 패밀리(Q1 2027)는 아센드 960DT로 출범하며, 이전 일정보다 3분기 앞당겨진 공식 출시를 의미한다. 아센드 960DT는 288 GB의 HiZQ 메모리(대역폭 9.6 TB/s, 인터커넥트 2.2 TB/s)를 탑재하여 2 FP8 PFLOPS 및 4 FP4 PFLOPS 성능을 제공할 것으로 예상된다.

아센드 960PR은 Q3 2027에 이어 출시되며, 원래 계획보다 1분기 앞당겨진다. 이 칩은 훈련용 2 FP8 PFLOPS와 추론용 8 FP4 PFLOPS를 제공하며, 이는 화웨이가 지난해 전망했던 수치의 두 배다. 칩에는 192 GB의 메모리(대역폭 2.4 TB/s)가 포함되어 있으며 인터커넥트 대역폭은 2.2 TB/s를 유지한다. 참고로, 2026년 Q4 출시 예정인 엔비디아(NVIDIA)의 VR200 GPU는 288 GB의 HBM4 메모리를 바탕으로 훈련용 35 NVFP4 PFLOPS와 추론용 50 NVFP4 PFLOPS 성능을 제공할 것으로 예상된다.

"우리는 연 1세대 주기로 아센드 칩 시리즈를 진화시키고 있습니다."라고 화웨이의 부회장 겸 순환 회장인 David Wang는 기조연설에서 말했다. "2028년과 2029년에는 각각 아센드 970 및 980 칩을 출시할 예정입니다. Tau(τ) 스케일링 법칙(Tau Scaling Law) 덕분에 계산 사양이 계속 두 배로 증가할 뿐만 아니라, 메모리 대역폭, 메모리 용량, 인터커넥트 대역폭 등 전반적인 측면에서도 엄청난 개선을 기대할 수 있습니다."

|---|---|---|---|---|---|---|---|

| Ascend 910C | 2025 Q1 | SIMD | – | – | 128 GB | 3.2 TB/s | 784 GB/s | FP32, HF32, FP16, BF16, INT8 |

| Ascend 960DT | 2027 Q1 | SIMD + SIMT | 2 PFLOPS | 4 PFLOPS | 288 GB | 9.6 TB/s | 2.2 TB/s | FP32, HF32, FP16, BF16, FP8, MXFP8, HiF8, MXFP4, HiF4 |

| Ascend 960PR | 2027 Q3 | SIMD + SIMT | 2 PFLOPS | 8 PFLOPS | 192 GB | 2.4 TB/s | 2.2 TB/s | FP32, HF32, FP16, BF16, FP8, MXFP8, HiF8, MXFP4, HiF4 |

| Ascend 970 | 2028 | SIMD + SIMT | 3.6 PFLOPS | 14 PFLOPS | 288 GB | 14.4 TB/s | 4.4 TB/s | FP32, HF32, FP16, BF16, FP8, MXFP8, HiF8, MXFP4, HiF4 |

| Ascend 980 | 2029 | SIMD + SIMT | 7.2 PFLOPS* | 28 PFLOPS* | 384 GB | 38.4 TB/s* | 8 TB/s* | FP32, HF32, FP16, BF16, FP8, MXFP8, HiF8, MXFP4, HiF4* |

아센드 960 시리즈부터 화웨이는 AI 가속기에 대해 연 1세대 출시 주기를 유지할 계획이다. 아센드 960DT를 몇 분기 앞당긴 것은 중요한 이정표다. 더 주목할 만한 점은 화웨이가 초기 전망 대비 아센드 960PR의 FP4 성능을 두 배로 높였다는 점으로, 이는 메모리나 클럭 속도보다는 칙의 저정밀도 계산 로직에 대한 상당한 재설계를 시사한다. 이러한 추세는 지속될 것이며, FP4와 FP8 성능 간의 4배 비율은 아센드 970과 980 모두의 특징적인 요소가 될 것이다.

2028년 출시 예정인 아센드 970은 3.6 FP8 PFLOPS와 14 FP4 PFLOPS를 제공하며, 14.4 TB/s 대역폭의 288 GB 메모리와 4.4 TB/s 인터커넥트로 지원된다. 아센드 980은 2029년에 이어 출시되며, 7.2 FP8 PFLOPS와 28 FP4 PFLOPS 성능을 제공하고, 38.4 TB/s 대역폭의 384 GB 메모리와 8 TB/s 인터커넥트를 갖춘다. 화웨이는 아센드 980의 사양이 아직 예시 단계임을 밝혔다.

원문 보기