Tuesday, September 15, 2026
AI 인프라 · 뉴스 & 분석
반도체·하드웨어리포트
반도체·하드웨어 · 리포트

TSMC가 3DFabric 첨단 칩 적층을 강화하여 고대역폭 GPU 인터커넥트를 위한 die-to-die 칩릿 통합을 대규모로 실현했다.

3DFabric 생산이 메모리 제약 설계를 위한 2.5D 칩렛 방식을 검증—단일형 웨이퍼가 한계에 도달할 때 차세대 GPU 확장을 가능하게 함.
업계 전문지Slicast · 2026년 7월 11일 14:34 UTC · 미국 · 출처: ad-hoc-news.de
중요도 65

TSMC의 3DFabric은 고급 패키징 및 3D 스택 기술을 위한 포괄적 브랜드로, 전공정 및 후공정 공정 노하우를 통합 플랫폼으로 결합하여 시스템 수준의 통합을 실현합니다. 이 포트폴리오는 CoWoS, InFO, SoIC 및 시스템 온 웨이퍼 솔루션을 포함한 다양한 기술 계열을 아우르며, 각각 로직 다이, 고대역폭 메모리(HBM) 스택 및 기타 칩릿을 나란히 또는 수직으로 연결하여 AI 액셀러레이터, 데이터 센터 CPU 및 네트워킹 실리콘용 밀집 패키지를 생성하도록 설계되었습니다.

CoWoS(칩-온-웨이퍼-온-기판)는 로직 다이와 HBM을 실리콘 인터포저에 탑재한 후 이 어셈블리를 유기 기판에 배치합니다. TSMC는 실리콘 인터포저를 사용하는 CoWoS-S 및 유기 재배치층을 사용하는 CoWoS-R을 포함한 여러 변형을 제공합니다. 팬아웃 통합(InFO)은 기존 기판을 제거하고 대신 재배치층을 사용하여 칩에서 솔더 볼로 신호를 라우팅하며, 패키지 두께를 줄이고 전기 성능을 개선합니다. 이 기술은 모바일 시스템온칩 패키지 및 일부 고성능 기기에 채택되었습니다.

3D 스택 영역에서 SoIC(시스템 온 통합 칩)는 TSMC가 솔더 마이크로범프 없이 직접 구리-구리 본딩을 사용하여 다이를 수직으로 스택할 수 있게 하며, 다이 간 상호연결 길이를 단축하고 다이-다이 통신의 전력 소비를 감소시킵니다. SoIC는 면-대-면 및 면-대-배면 구성으로 제공되어 설계자가 로직을 로직 또는 SRAM 등의 다른 기능과 쌍으로 구성할 수 있게 합니다. 세 기술 모두에서 3DFabric 플랫폼은 단일 접근 방식이 아닌 칩 설계자에게 다양한 스택 옵션을 제공합니다.

업계 분석 및 기기 분해 조사에 따르면 주요 GPU 및 AI 액셀러레이터 공급업체는 훈련 및 추론 워크로드를 위해 컴퓨팅 다이를 HBM 스택과 쌍으로 연결하는 CoWoS 패키징에 의존합니다. 네트워크 스위치 ASIC 및 고성능 CPU도 CoWoS 기반 모듈을 사용합니다. InFO 패키지는 얇은 프로필과 세밀한 피치 라우팅이 중요한 스마트폰 애플리케이션 프로세서에 채택되었습니다. 고객이 칩릿 기반 아키텍처로 전환하면서 3DFabric의 다양한 옵션 포트폴리오는 설계자가 소비자 및 데이터 센터 시장 간에 유연하게 전환할 수 있도록 합니다.

TSMC의 CEO C.C. Wei는 애널리스트 발표에서 최첨단 공정 노드와 함께 고급 패키징 및 3D 생산 능력을 정기적으로 강조하며, 3DFabric을 주변 백엔드 사업이 아닌 핵심 공정 기술의 전략적 보완재로 위치시킵니다. 고객이 칩릿 아키텍처로 전환하면서 패키징은 성능 및 출시 시간의 핵심 지렛대가 되며, 이는 장기 주문 가시성을 강화합니다. 회사는 AI 주도 수요에 대응하여 CoWoS 생산 능력 확대를 발표했습니다.

고급 패키징은 기존의 와이어 본드 또는 플립칩 솔루션보다 높은 비용과 더 복잡한 설계 규칙을 수반합니다. 엔지니어는 단일 다이가 아닌 3차원 공간에서 전력 공급, 열 관리 및 신호 무결성을 관리해야 합니다. 특히 CoWoS의 경우 인터포저 및 기판이 추가 공정 단계를 포함하므로, 고급 패키징 생산 능력이 기본 조립 라인보다 훨씬 제한되어 납기가 연장됩니다. 고객은 일반적으로 칩 테이프아웃 및 시스템 출시 일정에 맞추기 위해 수개월 전에 생산 능력을 예약합니다.

기타 파운드리 및 위탁 반도체 조립·테스트(OSAT) 회사 등 경쟁사들은 자체 2.5D 및 3D 패키징 포트폴리오를 제공하며, 일부는 팬아웃 패널 레벨 패키징 또는 하이브리드 본딩을 통해 차별화됩니다. TSMC의 경쟁 우위는 최첨단 공정 노드와 사내 패키징 라인 간의 긴밀한 통합에 있으며, 이는 전공정 및 후공정 운영 전반에 걸쳐 설계 규칙 및 제조 흐름의 공동 최적화를 가능하게 합니다.

3DFabric은 N3 및 N2 공정 노드, 특수 기술 및 자동차 승인 라인을 포함하는 TSMC의 광범위한 로드맵에 통합됩니다. 회사는 고급 패키징을 향후 십 년간 칩릿 및 이종 통합의 핵심 활성화 요소로 위치시킵니다. SoIC 및 CoWoS의 새로운 세대는 더욱 세밀한 피치 및 더욱 큰 레티클 크기의 인터포저를 갖추어 더 큰 AI 액셀러레이터와 패키지당 다중 메모리 스택을 지원하며, 무어의 법칙으로 인한 트랜지스터 이득 감소 속에서도 고객이 시스템을 확장할 수 있도록 합니다.

투자자 관점에서 3DFabric이 중요한 이유는 고급 노드 웨이퍼를 더 높은 부가가치의 백엔드 서비스와 연결하여 웨이퍼당 매출을 개선하고 수요 급증 중에 가격 책정력을 지탱할 수 있는 추가 생산 제약을 창출하기 때문입니다. 특히 AI 관련 수주는 전공정 및 후공정 라인을 동시에 충분히 활용하는 데 도움이 됩니다.

원문 보기
TSMC가 3DFabric 첨단 칩 적층을 강화하여 고대역폭 GPU 인터커넥트를… · Slicast