TSMC의 3nm 공정 용량이 2026년 4분기 초까지 월간 18만 웨이퍼 스타트로 가속화하고 있으며, 기존 예측보다 2~3개월 앞당겨졌으며, 지속적인 AI 칩 수요에 의해 견인되고 있습니다.

TSMC의 첨단 노드 용량 확장이 가속화되고 있다. Economic Daily News에 따르면, NVIDIA, AMD, Broadcom 등 주요 고객들의 강력한 수주가 TSMC로 하여금 시장 기대치보다 2~3개월 앞선 2026년 4분기 초까지 월 180,000장의 3nm 웨이퍼 생산 능력을 달성하도록 하고 있다.

현재 생산 현황도 이러한 모멘텀을 반영한다. 회사는 2026년 상반기 중 3nm 월간 웨이퍼 시작 물량을 거의 150,000장으로 늘렸다. 2nm의 경우 같은 기간 월간 웨이퍼 시작 물량이 약 50,000~60,000장에 도달했으며, 2026년 4분기 초에는 월 80,000장 이상으로 늘어날 수 있다. 합산 시 2nm와 3nm의 월간 웨이퍼 시작 물량은 2026년 4분기 초에 260,000장을 초과할 수 있으며, 이는 지속적인 수익 성장을 뒷받침할 것이다.

이러한 수요를 충족하기 위해 TSMC는 여러 지역에서 입지를 확대하고 있다. 회사는 대만, 애리조나, 일본에 세 곳의 추가 3nm 파브리를 발표했으며, 대만의 5nm 생산 장비를 전환하여 추가적인 3nm 용량을 지원할 계획이다.

2nm 로드맵과 관련하여 TSMC는 북미 기술 심포지엄에서 신주와 가오슝에 각각 두 곳과 세 곳, 총 다섯 곳의 2nm 파브리가 2026년에 양산에 돌입할 것이라고 밝혔다. 회사는 2023년 3nm 노드의 첫해 생산량보다 2nm의 첫해 웨이퍼 출력을 45% 높이는 것을 목표로 하며, 2026년부터 2028년까지 2nm 용량이 연평균 성장률(CAGR) 70%로 성장할 것으로 전망된다.

Commercial Times에 따르면, 중타이완 과학공원에 위치한 TSMC의 1.4nm 파브리의 건설이 예정보다 앞서 진행되고 있으며, 첫 번째 파브리는 2027년 4월 이전에 완공될 것으로 예상된다. 공급망 소식통들은 시범 생산이 2027년 3분기부터 조기에 시작될 수 있으며, 양산은 2028년 하반기에 이루어질 것으로 예상된다고 전했다.