Arm在Hot Chips 2026上展示了其AGI数据中心CPU，这是该公司首款基于Neoverse V3核心的完整商用服务器处理器设计。

继续报道2026年Hot Chips大会的第二场CPU专题演讲，Arm展示了其首款完整的商用CPU设计AGI，旨在瞄准AI和数据中心市场。AGI基于Arm最新的Neoverse V3 CPU核心构建，标志着这家老牌芯片IP设计公司的战略转变：Arm不再仅授权IP，而是直接向服务器供应商提供完全集成的CPU。这一举措使该公司对其产品轨迹和制造命运拥有了前所未有的控制权。

虽然AGI代表Arm的首款内部硅片，但其在处理器设计方面的专业知识早已确立。Neoverse V架构家族已进入第三代，此前第二代V2迭代为众多商业芯片和超大规模云服务商的内部芯片提供了动力。AGI展示了Arm积累的技术成果，每颗芯片集成多达136个Neoverse V3核心，以驱动下一代代理式AI（agentic AI）服务器。多年来，Arm的工程重点已从纯IP开发演变为设计整个计算子系统（CSS）模块，最终促成了这款首批商用级硅片的发布。Neoverse V3核心本身优先考虑性能与功耗效率之间的平衡，具备独立的2MB L2缓存和128位SVE2 SIMD单元。

为了支持如此高密度的核心数量，Arm开发了CMN-S3互连网格，旨在实现几个关键目标：扩展大量CPU核心的规模、提供充足的内存带宽以及支持PCIe和外设设备的广泛I/O带宽。AGI SoC由两个基于Neoverse V3的chiplet（芯粒）构成，这一决定是受物理平台限制和良率优化驱动的。每个chiplet包含70个CPU核心，分布在35个计算tile中，每个tile包含两个核心。这些tile采用网格拓扑结构排列，战略性地平衡了处理单元与内存、I/O以及裸片间（D2D）子系统。专用的D2D链路连接这两个chiplet，每条通道运行速度为32Gbps，以防止瓶颈并确保双chiplet封装的功能几乎等同于单片裸片。

Arm选择台积电的N3P工艺节点用于AGI chiplet，理由是其经过验证的性能和制造成熟度。这一决定反映了刻意避开较新的N2节点，因为该节点在此阶段存在早期良率风险和潜在的访问限制。每个chiplet包含超过500亿个晶体管。虽然硬件支持144个核心，但其中四个预留用于裸片回收，因此每个SoC最多有136个活跃的Neoverse V3核心。Arm故意将较少的晶体管和较小的裸片面积分配给时钟速度提升，优先考虑能效而非更高频率。在实际应用中，64核心变体的标称频率为3.5GHz，最高可达3.7GHz；而更高密度的配置标称频率为3.2GHz，最高加速至3.5GHz。

AGI在300W热设计功耗（TDP）下提供超过800GB/s的聚合内存吞吐量，相当于每个核心约6GB/s。IPC和频率目标均符合生产规格，且在NUMA-2配置下延迟保持较低水平。内存容量由12通道DDR5子系统处理，使用DDR5-8800模块可实现845GB/s的带宽。系统在单列直插（1DPC）时保持峰值速度，而在双列直插（2DPC）时降至DDR5-6400。Arm明确设计I/O子系统以匹配内存带宽，利用六个I/O控制器提供96条PCIe Gen6通道以及六条Gen4辅助通道。硬件支持向下拆分至4×4配置，并包括完整的CXL 3.0兼容性，包括Type3设备。

在内存子系统内部，Arm采用MPAM资源分区来维持一致的性能并缓解饥饿问题，辅以可编程页面策略的硬件支持。D2D接口通过两个x16模块利用UCIe标准，在裸片之间提供1TB的双向带宽。这超过了内存带宽容量， specifically是为了在NUMA-1模式下维持高性能。在演示过程中，Arm还公布了一款参考服务器设计，但强调将有多个供应商的实现方案跟进，以应对从机架级系统到传统商用服务器的各种不同工作负载。虽然软件生态系统开发并非本次演讲的重点，但Arm承认其在更广泛部署战略中的关键作用。

AGI标志着Arm对内部数据中心硅片长期承诺的开始。该公司概述了详细的SoC路线图，详述了后续几代服务器处理器，强化了其向直接硬件制造和端到端控制AI基础设施栈的战略转型。