반도체·하드웨어 · 리포트

Arm은 Hot Chips 2026에서 차세대 AGI 데이터센터 CPU를 공개했으며, 이는 Neoverse V3 코어를 기반으로 한 최초의 완전한 상용 CPU 설계입니다.

Arm의 Neoverse V3 기반 서버 프로세서의 상업적 출시로 AI 호스트 노드의 비x86 옵션이 확대되며, 기존 x86 라이선스 비용 의존도를 낮출 수 있다.

업계 전문지Slicast · August 25, 2026 · 글로벌 · 출처: ServeTheHome

중요도 74

Hot Chips 2026의 두 번째 CPU 세션에 대한 지속 보도에서 Arm은 AI 및 데이터센터 시장을 타겟으로 하는 첫 번째 완전한 상용 CPU 설계인 AGI를 공개했습니다. Arm의 최신 Neoverse V3 CPU 코어를 기반으로 구축된 AGI는 오랜 기간 칩 IP 디자이너로 활동해 온 Arm에게 전략적 전환점을 의미합니다. Arm은 이제 단순히 IP를 라이선스하는 것을 넘어 서버 벤더에게 완전히 통합된 CPU를 직접 제공하고 있습니다. 이 조치는 동사가 제품 궤적과 제조 운명에 대해 전례 없는 통제력을 확보하게 만듭니다.

AGI는 Arm의 자체 실리콘 첫 사례이지만, 회사의 프로세서 설계 전문성은 이미 잘 확립되어 있습니다. Neoverse V 아키텍처 패밀리에는 수많은 상용 및 하이퍼스케일러 내부 칩을 powering했던 V2 버전 이후 세 번째 세대인 V 아키텍처가 도달했습니다. AGI는 차세대 에이전트형 AI 서버를 구동하기 위해 칩당 최대 136개의 Neoverse V3 코어를 통합하여 Arm이 축적한 기술을 보여주는 쇼케이스 역할을 합니다. 지난 몇 년간 Arm의 엔지니어링 초점은 순수 IP 개발에서 전체 컴퓨팅 서브시스템(CSS) 블록 설계로 진화했으며, 이는 이번 첫 상용 등급 실리콘 출시로 결실을 맺었습니다. Neoverse V3 코어 자체는 성능과 전력 효율성 사이의 균형을 우선시하며, 전용 2MB L2 캐시와 128비트 SVE2 SIMD 유닛을 특징으로 합니다.

이러한 높은 코어 수를 지원하기 위해 Arm은 CMN-S3 인터커넥트 메시를 개발했으며, 이는 여러 가지 주요 목표를 충족하도록 설계되었습니다. 즉, 대규모 CPU 코어로 확장하고, 상당한 메모리 대역폭을 제공하며, PCIe 및 주변 장치용 광범위한 I/O 대역폭을 지원하는 것입니다. AGI SoC는 물리적 플랫폼 제한과 수율 최적화를 이유로 두 개의 Neoverse V3 기반 칩렛으로 구성됩니다. 각 칩렛은 35개의 컴퓨팅 타일 위에 분산된 70개의 CPU 코어를 포함하며, 각 타일에는 두 개의 코어가 배치됩니다. 이러한 타일은 처리 장치, 메모리, I/O 및 다이 투 다이(D2D) 서브시스템 간의 전략적 균형을 맞추기 위해 메시 토폴로지로 배열됩니다. 전용 D2D 링크는 두 칩렛을 연결하며, 병목 현상을 방지하고 듀얼 칩렛 패키지가 단일 다이와 거의 동일하게 작동하도록 보장하기 위해 레인당 32Gbps로 동작합니다.

Arm은 입증된 성능과 제조 성숙도를 인용하여 AGI 칩렛에 TSMC의 N3P 공정 노드를 선택했습니다. 이 결정은 이 단계에서 초기 수율 위험과 잠재적 접근 제약을 야기한 최신 N2 노드를 의도적으로 피하려는 노력을 반영합니다. 각 칩렛에는 500억 개 이상의 트랜지스터가 탑재되어 있습니다. 하드웨어는 144개의 코어를 지원하지만, 다이 수확을 위해 네 개가 예약되어 있어 SoC당 활성 Neoverse V3 코어의 최대 수는 136개입니다. Arm은 더 높은 주파수보다 에너지 효율성을 우선시하면서 클럭 속도 향상을 위해 게이트와 다이 면적을 의도적으로 적게 할당했습니다. 실제 적용 시, 64코어 변형 모델은 기본 3.5GHz에서 최대 3.7GHz까지 부스트되며, 더 높은 밀도 구성은 기본 3.2GHz에서 최대 3.5GHz까지 동작합니다.

AGI는 300W 열 설계 전력(TDP) 내에서 800GB/s를 초과하는 집합 메모리 스루풋을 제공하며, 이는 코어당 약 6GB/s에 해당합니다. IPC 및 주파수 목표는 모두 생산 사양과 일치하며, NUMA-2 구성에서 지연 시간은 낮게 유지됩니다. 메모리 용량은 DDR5-8800 모듈을 사용하여 845GB/s의 대역폭을 제공하는 12채널 DDR5 서브시스템으로 처리됩니다. 시스템은 1DPC에서 최고 속도를 유지하며, 2DPC에서는 DDR5-6400으로 떨어집니다. Arm은 메모리 대역폭과 일치하도록 I/O 서브시스템을 명시적으로 설계했으며, 여섯 개의 I/O 컨트롤러를 활용하여 96개의 PCIe Gen6 레인과 여섯 개의 Gen4 유틸리티 레인을 제공합니다. 하드웨어는 4x4 구성까지 bifurcation을 지원하며 Type3 장치를 포함한 완전한 CXL 3.0 호환성을 포함합니다.

메모리 서브시스템 내에서 Arm은 일관된 성능을 유지하고 기아 현상을 완화하기 위해 MPAM 리소스 파티셔닝을 사용하며, 프로그래머블 페이지 정책에 대한 하드웨어 지원을 보완합니다. D2D 인터페이스는 두 개의 x16 모듈을 통해 UCIe 표준을 활용하여 다이 간에 1TB의 양방향 대역폭을 제공합니다. 이는 특히 NUMA-1 모드에서 높은 성능을 유지하기 위해 메모리 대역폭 용량을 초과합니다. 발표 동안 Arm은 참조 서버 설계를 공개했지만, 랙 규모 시스템부터 전통적인 상용 서버에 이르기까지 다양한 워크로드를 해결하기 위해 다수의 벤더 구현이 따를 것이라고 강조했습니다. 소프트웨어 생태계 개발은 세션의 주요 초점이 아니었지만, Arm은 광범위한 배포 전략에서 그 중요한 역할을 인정했습니다.

AGI는 Arm의 장기적인 자체 데이터센터 실리콘에 대한 약속의 시작을 알립니다. 회사는 서버 프로세서의 후속 세대를 상세히 설명하는 광범위한 SoC 로드맵을 제시하며, 직접 하드웨어 제조와 AI 인프라 스택의 종단 간 통제로의 전략적 회전을 강화했습니다.

원문 보기