Astera Labs发布Leo 2 CXL 3.2内存控制器和Leo X机架级织物控制器，用于分解内存架构。

计算快速链路（CXL）支持通过PCIe总线连接DRAM和其他内存，具备缓存一致性能力，允许主机到设备和设备到主机的内存访问。这种潜力不仅限于简单的容量扩展；它为跨系统和更大范围内组织和共享内存开辟了新途径。

虽然内存短缺推高了RDIMM价格，但CXL提供了灵活性：所连接的内存无需为DDR5。所有现代数据中心处理器都使用DDR5，而DDR4模块正从退役系统中被提取。Marvell的Structera系列CXL DDR4控制器在寻求缓解DDR5供应约束的超大规模数据中心中变得流行。这个概念此后在行业中传播开来。现在，Astera Labs正在推进CXL内存扩展，推出下一代Leo控制器系列。

过去几年来，Astera Labs不断完善其Leo系列智能内存控制器。基于CXL的内存扩展器使系统供应商能够突破当前16-DIMM（8通道、2DPC）设计的容量限制。直到最近，焦点仍集中在总容量上。现在，随着内存经济学成为中心议题，业界正在转向具有成本效益的内存容量扩展方式和现有模块的重新利用。

对于2026年，Astera Labs认为CXL内存扩展的条件已是最优。该公司推出Leo 2智能内存控制器，扩展了DDR4支持，增加了CXL 3.2和PCIe Gen6连接。最新一代还包括Leo X，一种结构附着控制器，将DRAM池直接集成到机架级系统网络中，显著扩展了这些环境中的内存容量。

Leo 2 E系列和P系列代表了第二代CPU附着扩展器的智能内存控制器。两者都带来了与最新PCIe和CXL标准相符的重大功能更新。而第一代Leo扩展器使用PCIe Gen5和CXL 2.x，Leo 2系列则升级到PCIe Gen6和CXL 3.2——这是第一代主机CPU现在推出的最新部署版本。这一转变对CXL内存标准意义重大：PCIe Gen6使每通道和每个扩展器的带宽增加一倍，有效地使系统可用的内存带宽翻倍。CXL 3.x增加了多级交换、直接端对端内存访问以及每个PCIe根端口多个内存扩展器的支持——这些能力大大提高了CXL内存扩展的实用性。

为了利用这种增加的带宽，Astera Labs将每个Leo 2控制器上的内存通道从2个增加到4个。这使每个扩展器的DDR带宽和总容量翻倍，可达768GB DDR4或4TB DDR5。该公司在DDR4容量上表现出特别的进取心，认证了4通道、3DPC配置——由于复杂性，这在生产系统中是一个罕见的设计。这允许每个扩展器配备12个DDR4 DIMM。DDR5配置密度较低，因为DDR5难以超过2DPC运行。

对于面临高DDR5成本的数据中心，Leo 2扩展器提供了一条经济的道路：重新部署来自退役服务器的DDR4和较旧的DDR5。虽然DRAM会随时间退化，而且大多数老旧DDR4至少已有半十年历史，Leo 2控制器强调RAS能力以使重用切实可行。硬件测试引擎根据多种模式验证每个DIMM，而软ECC在DIMM的硬件ECC之上运行，以加强内存池并捕获超出硬件检测的错误。目标是纠正故障并保持DIMM继续服务，而不是立即更换。

Leo 2 E系列作为单CPU附着的入门级控制器。更先进的Leo 2 P系列支持两个主机CPU之间共享的内存扩展器，允许动态内存池化，而不是固定的按CPU分配。Astera Labs将这些控制器定位于AI工作负载，引用了大型内存数据库和服务器本地KV缓存的用例——这对CXL扩展器来说是一个相对较新的应用。论证是性能驱动的：在内存中而不是磁盘上保存的更大KV缓存使得令牌输出更快。

除了CPU附着扩展外，Astera Labs最雄心勃勃的产品是Leo X系列，一种设计用于将内存扩展器直接连接到机架级AI系统结构网络的控制器。内存扩展器不再通过主机CPU路由加速器请求，而是成为机架级网络内的专用节点，为加速器提供直接的、可能性能更高的对扩展容量的访问。

Leo X系列与Astera的Scorpio系列PCIe交换芯片协同工作。当Scorpio交换机组成网络结构时，基于Leo X的内存扩展器通过这些交换机连接，使内存直接可被网络中的所有AI加速器访问。高端的Scorpio X系列交换机也支持CXL接口，实现了结构交换和内存扩展之间更紧密的集成。