长鑫存储（CXMT）推出24吉比特DRAM，无需EUV光刻，缩小与三星和SK海力士的差距。

中国最大的DRAM制造商长鑫存储科技（CXMT）已开始其第五代制造工艺（称为G5）的大规模生产。该公司声称该工艺现已与三星和SK海力士的最先进存储生产水平相当，尽管CXMT无法获得其韩国竞争对手使用的EUV光刻机。

关键指标是11.95nm，这是CXMT存储阵列的半间距。半间距是指芯片上存储单元重复线条之间距离的一半，数字越小表示密度越高。CXMT表示这一密度提升相比上一代工艺每块硅晶圆的芯片产量至少增加50%。

CXMT在周日于合肥举行的2026世界制造大会上宣布了这一里程碑，并推出了两款基于G5工艺的LPDDR5X移动存储芯片。两款芯片每粒都达到24Gb容量，相比CXMT上一代工艺增长50%。它们分别采用496球和245球封装，用于智能手机和便携式电子设备，CXMT表示两款芯片已经投入大规模生产。据路透社报道，CXMT副总裁兼营销中心主任罗晓东表示，公司的工艺能力现已与业界最先进的量产工艺相当。

CXMT将11.95nm这一数字归功于自对准四重图案化（SAQP）技术。该技术通过重复的沉积和刻蚀步骤来增加单次光刻曝光产生的线条密度，使深紫外线（DUV）扫描仪能够生产比单次曝光所能实现的更精细的特征。这一选择在很大程度上是被迫的：ASML没有获准向中国客户销售EUV系统，而三星和SK海力士则在其领先的DRAM节点上使用EUV。

公司提到了其他工艺改进。阵列电容纵横比达到45:1，这是通过重新设计的工艺流程和新材料实现的。为DRAM适配的高介电常数金属栅（HKMG）工艺将核心区域高度降低至6,762nm。CXMT还建立了一个数字孪生平台，涵盖从设计到良率维护的全过程，以缩短开发周期。该公司表示G5提高了功耗效率和成本竞争力，但尚未披露能够证明其对SAQP固有复杂性所引入的制造工艺偏差控制程度的良率数据。

CXMT的宣言附带重要限定。半间距、纵横比和核心区域高度是该公司自己进行的物理测量，受制于标准计量误差范围。根据《首尔经济日报》，百分比增长是以8Gb当量为基础与CXMT上一代平台进行比较的。与三星和SK海力士的比较也不如宣言所暗示的那样直接：韩国领先企业采用的是10nm级工艺技术，但11.95nm只测量一个特定结构，很难与三星、SK海力士和美光使用的12nm级节点名称进行比较。《半导体工程》指出，1b级DRAM（三星和SK海力士已经在大规模生产的一代产品）的有效面积间距大约为22至26nm。CXMT的11.95nm半间距相当于约23.9nm的间距，在该范围内。DRAM制造商长期以来一直使用代数标签而非具体数字，每家公司对代数的定义也不同。该公司尚未披露G5的良率或月产量。在独立拆解企业对G5芯片进行检查之前，11.95nm这一数字仅基于CXMT的数据。

CXMT的商业地位正在加强。TrendForce数据显示，该公司在全球DRAM收入中的份额在2026年第二季度从7.6%上升到9.5%，销售额相比上一季度接近翻倍。这使其排名第四，排在三星的39.4%、SK海力士的24.9%和美光的23.3%之后。路透社报道称，CXMT在7月的科创板IPO中融资579.2亿元人民币（86亿美元），这是亚洲今年最大的IPO，并且正在规划在北京建立第二家存储制造厂。报道引用消息人士说，CXMT计划在首都建立一条NAND闪存研发生产线——这一举措将使其直接与三星和国内竞争对手长江存储竞争。本月早些时候，CXMT宣布已开始LPDDR6大规模生产，速率高达12,800Mbps，该芯片首次应用于小米18折叠屏手机。

《朝鲜日报》引述的行业观察人士表示，CXMT和长江存储的芯片在性能上仍然落后于三星和SK海力士。但他们指出，在存储供应仍然紧张的情况下，中国制造商可以通过价格竞争来获得全球市场份额。路透社报道称，供应限制使CXMT和长江存储在国内客户中获得了更大的议价能力。一位台湾PC制造商告诉《首尔经济日报》，中国产能已经增长到商品级存储不再短缺的程度。同份报告指出，CXMT已在商品级DRAM领域扩张，而其更大的竞争对手则已弱化对该领域的重视，转而优先发展AI存储。一个能够以更低成本达到相当密度的移动DRAM供应商可能会在这些细分市场压低三星和SK海力士的利润率。

据报道，CXMT的HBM3E正在试生产阶段。作为上市公司，其披露的信息可能会首次清晰地展示其无EUV路线在规模化生产中是否能够站得住脚。