2026年9月11日星期五
AI 基础设施 · 新闻与分析
首页芯片与硬件报道
芯片与硬件 · 报道

在Hot Chips 2026大会上,Cerebras公布了其Nexus系统架构和CS-6晶圆路线图,该架构使机架级性能提升三倍,并集成了堆叠DRAM。

展示了可能改变机架密度经济学并挑战传统GPU集群设计的晶圆级扩展路径。
行业媒体Slicast · 2026年8月28日 · 全球 · 来源: Tom's Hardware
重要度 85

Cerebras的SRAM封装晶圆级引擎(WSE)在AI模型服务领域开辟了一个独特的细分市场,提供极低延迟、高吞吐量的推理能力,为OpenAI的ChatGPT-5.6 Sol Ultrafast层级等服务提供支持。在Hot Chips 2026大会上,该公司公布了其晶圆级加速器路线图的下两代规划,并详细介绍了其CS-4机架级系统的新Nexus机架设计以及三片WS-3T晶圆所带来的性能优势。

将庞大的相干处理器集成到单一硅片上仍是业界的一项独特成就,但这 inherently 带来了局限性。随着模型规模的扩大,AI工作负载对内存容量的需求不断增加——模型的内存占用可以通过多次推理会话进行分摊——同时存储在特定会话KV缓存中的上下文也越来越长。传统GPU供应商通过与内存制造商合作,堆叠更高密度的HBM并为每个加速器分配更多内存来缓解这些压力。然而,晶圆级设计已经将其表面积的100%用于逻辑和SRAM。增加任何特定资源的数量都意味着必须牺牲分配给其他功能的空间。鉴于在可预见的未来硅片制造将继续使用300mm晶圆,Cerebras必须寻求替代路径来扩展片上资源。

为解决这一问题,Cerebras宣布其路线图领先两代的CS-6系统将转向堆叠架构。首次,该公司计划在其逻辑和SRAM晶圆之上3D堆叠DRAM——此举声称将在保持其推理性能领先地位的同时,减少每块芯片所需的总体积。这种面积的同时缩减可能使Cerebras能够制造更多的WSE,从而在该公司应对全球晶圆需求激增而扩大运营时,缓解一个关键约束。

在短期内,Cerebras正通过其CS-4机架级系统和专有Nexus机架设计来最大化其当前平台。CS-4内部装有三个经过更新的WS-3T晶圆,它们被封装在独立的“背包”中,将供电、规模扩展网络互连和液冷整合到一个可插拔模块中。由于这些模块独立运行,基于此架构构建的未来晶圆级引擎可以在不更换整个机架的情况下进行升级。

Cerebras首席系统架构师JP Fricker对竞争对手的规模扩展架构提出了尖锐批评,形容每个机架内连接Rubin NVL72 NVLink域所使用的5,000根电缆是“一团糟”。他将这与Nexus系统更简洁、故障率更低的方法进行了对比,后者依赖于片上互连和独立的计算模块。Nexus背包还将WSE的I/O接口与其余组件分离开来。两个可互换的I/O模块连接到晶圆的边缘,提供用于跨系统互操作的RoCE v2 RDMA连接以及与机架内其他晶圆的直接链接。这种模块化提供了独立于核心计算晶圆的单独升级路径。

电源和热管理也进行了重新构想。每个背包支持多达十个位于机架前部的机架式电源单元,可根据运营商要求配置不同的冗余级别。机架还为需要散热的组件提供风冷。通过垂直安装晶圆级引擎,Cerebras消除了管理支持基础设施所需的传统PCB或基板的需要。相反,背包通过大型铜排直接将晶圆背面连接起来。这种直接接触最大限度地减少了通常在使用PCB布线时产生的功率损耗,这是BGA安装GPU中常见的一个问题,因为其供电电路环绕着裸片。

Cerebras将这些效率提升直接转化为WS-3T的性能改进。该公司表示,Nexus背包设计带来的节能使其能够为晶圆级引擎提供比之前版本多一倍的功率,从而导致更高的时钟速度,并使性能达到WS-3的两倍。WS-3T基于与WS-3相同的基底硅片构建,每片晶圆提供两倍稀疏FP16 petaFLOPS性能和两倍SRAM内存带宽。尽管如此,WS-3T的总内存仍限制在每片晶圆44 GB,这意味着完整的CS-4机架仅提供132 GB。这远低于Nvidia Vera Rubin NVL72系统中的20.7 TB HBM和AMD Helios中的31 TB。Cerebras未公布这些引擎的密集PFLOPS指标,可能是因为其数据流架构专门优化以利用稀疏性,而传统GPU通常不具备这种方式。

为了适应当今和未来的更大模型,Cerebras必须向上扩展并向外扩展。不同于依赖以太网进行向外扩展的竞争机架级系统,Cerebras可以使用与Nexus机架内引擎互连相同的晶圆到晶圆互连技术将CS-4系统连接在一起。该公司报告称,机架内每片晶圆拥有2.4 Tb/s的直接规模扩展带宽,在2 μs延迟下产生总共7.2 Tb/s的芯片间带宽。重要的是,Cerebras指出其架构仅要求模型激活在晶圆级引擎之间传输。因此,与Vera Rubin NVL72或AMD Helios等系统提供的每秒数百太字节相比,直接晶圆链路的相对 modest 带宽并非扩展瓶颈。(WSE-3T的片上 fabric 本身提供了53.4 PB/s的带宽。)

CS-4架构也为下一代CS-5加速器奠定了基础,该加速器将采用定于2027年推出的新WSE硅片。对于较小模型,Cerebras预计即将推出的WSE将为每位用户每秒提供高达10,000个令牌,而对于DeepSeek或OpenAI等组织的大型前沿模型,则可能以每位用户每秒约5,000个令牌的速度运行。呼应Nvidia首席执行官黄仁勋关于AI代理缺乏耐心的观察,使用像CS-4这样的专用加速器维持如此高的令牌吞吐量,可能会确保Cerebras占据一个重要的利基市场。该公司打算继续与其战略合作伙伴OpenAI和AMD一起利用这一优势。

阅读原文