Intel이 Rialto Bridge 독립형 GPU 및 Falcon Shores XPU 가속 프로그램의 제품 개발 업데이트를 제공합니다.

Intel은 화요일 독일 함부르크에서 열린 International Supercomputing Conference에서 고성능 컴퓨팅 칩 로드맵의 세부 정보를 공유했습니다. 반도체 대기업은 최근 HPC 애플리케이션을 위한 별도의 제품 그룹을 분리하여 곧 출시될 Sapphire Rapids 칩의 고대역폭 메모리 변형부터 시작하는 Xeon Scalable CPU 버전들을 개발 중입니다. 이 칩은 최대 64GB의 HBM2e 메모리를 탑재하여 매우 큰 데이터세트에 빠르게 접근할 수 있습니다. Intel의 데이터센터 GPU는 올해 말 기대를 모으는 Ponte Vecchio 칩으로 시작되어 Nvidia의 A100 및 AMD의 Instinct MI200 칩과 경쟁할 것이며, HPC 및 AI 워크로드의 혼합을 처리하기 위해 최대 128GB의 HBM2e 메모리를 갖추고 있습니다. Sapphire Rapids HBM 변형과 Ponte Vecchio는 올해 말 가동될 것으로 예상되는 미국 에너지부의 엑사스케일 슈퍼컴퓨터 개발 프로젝트를 지원할 것입니다.

Ponte Vecchio의 후속 제품인 Rialto Bridge는 Intel의 Xe GPU 아키텍처의 최대 160개 코어를 탑재할 것입니다. Intel의 Super Compute Group 책임자인 Jeff McVeigh에 따르면, 이는 Rialto Bridge가 애플리케이션에서 Ponte Vecchio보다 약 30% 더 나은 성능을 제공하는 데 도움이 될 것입니다. 최고의 성능을 달성하기 위해 Intel은 Facebook 모회사인 Meta 및 Microsoft 같은 하이퍼스케일러가 사용하는 OAM 2.0 폼팩터에 맞는 액체 냉각식 800와트 고전력 모듈을 제공할 계획입니다. Intel은 2023년 중반에 Rialto Bridge 샘플링을 시작할 것으로 예상되며, 개발자 전환을 용이하게 하기 위해 Ponte Vecchio와 Rialto Bridge 간의 "소프트웨어 일관성"을 약속하고 있습니다.

Rialto Bridge 이후에 나올 제품은 훨씬 더 중요합니다. Intel은 Falcon Shores를 Ponte Vecchio와 Sapphire Rapids HBM의 후손으로 보고 있으며, 이는 x86 CPU 코어와 Xe GPU 코어를 단일 패키지에 결합하는 것이기 때문에 Intel은 이를 "XPU"라고 부르고 있습니다. Intel에 따르면 Falcon Shores는 "현재 플랫폼"보다 5배 높은 와트당 성능, 메모리 용량 및 메모리 대역폭을 제공할 것이며, x86 소켓에서 현재 이용 가능한 최고의 옵션인 64개 코어를 가진 AMD의 3세대 Epyc 프로세서보다 5배 더 큰 컴퓨트 밀도를 가질 것입니다. 이 칩은 Intel의 "옹스트롬 시대" 제조 공정 중 하나인 Intel 20A 또는 Intel 18A를 사용하여 제작될 것이며, 2024년 출시를 목표로 하고 있습니다.

Falcon Shores는 x86 CPU 코어와 Xe 코어의 다양한 구성으로 제공되며, 일부 변형은 x86 코어만 포함하고 다른 것은 Xe 코어만 포함합니다. 이러한 유연한 설계는 Intel이 CPU, GPU, 또는 두 가지의 조합으로 작동할 수 있으며 Intel이 "극대역폭"이라고 부르는 방식으로 메모리를 공유하는 칩을 만들 수 있게 해줍니다. 개발자 채택을 용이하게 하기 위해 Intel은 개발자가 애플리케이션의 여러 부분을 칩의 x86 및 Xe 코어에 매핑하는 방법을 결정할 수 있게 하는 "간소화된 프로그래밍 모델"을 약속하고 있습니다. 하이브리드 설계는 칩렛으로도 알려진 타일을 사용하여 가능하며, 이는 설계 프로세스의 훨씬 나중에 칩을 구성하는 방식에 대해 Intel에 더 큰 유연성을 제공합니다. McVeigh는 칩 제조 방식에서 "혁명적인" 변화로서 더 유연한 설계 선택을 가능하게 하기 위한 타일 사용을 언급하며, "새로운 추세가 나타나면, 우리는 더 쉽게 그것들을 설계에 적응시켜 배치할 수 있습니다"라고 말했습니다.