반도체·하드웨어 · 리포트

HBM4 메모리, 수율 80% 달성…엔비디아 루빈에 탑재

업계 전문지Slicast · 2026년 10월 12일 21:05 UTC · 글로벌 · 출처: ServeTheHome

중요도 82

SK하이닉스의 Hot Chips 2026 발표는 고대역폭 메모리(HBM)와 첨단 패키징을 중심으로 합니다. 슬라이드를 넘겨보면, 회사는 HBM의 바탕이 되는 3D 적층, 본딩, 시스템 통합 선택지를 다룰 것으로 보입니다.

SK하이닉스는 HBM이 베이스 다이와 코어 다이 적층 구조로 이루어진 3D 적층 구조이며, 총 16단까지 쌓을 수 있다고 설명하며 발표를 시작했습니다. 2.5D 패키지에서는 GPU와 HBM이 실리콘 인터포저 위에 함께 놓이며, 16개 채널에 걸친 1024개의 IO를 통해 통신합니다. 16단 스택에서는 랭크당 4개의 슬라이스, 총 4개의 랭크로 구성됩니다. 이 인터포저 연결을 제대로 구현하는 것이 중요한데, 바로 이곳에서 HBM과 가속기가 만나기 때문입니다.

HBM을 발전시키는 동력은 더 높은 대역폭, 더 큰 용량, 더 높은 전력 효율입니다.

SK하이닉스는 HBM의 GB당 비용이 더 높다는 점을 인정하면서도, HBM의 확산이 공간, 전력, 운영 비용을 절감한다고 주장합니다. 이 회사의 비교에 따르면, 12개의 GDDR6 사이트 대신 4개의 HBM3E 사이트를 쓰면 더 많은 대역폭과 용량을 제공하면서도 공간 효율이 높아집니다. NVIDIA GeForce RTX 5090처럼 32GB GDDR7을 탑재한 소비자용 그래픽 카드와 직접 비교하는 것은 이례적이지만, 요점은 유효합니다.

용량과 대역폭은 HBM 세대마다 증가합니다. HBM2E는 460 GB/s, HBM3는 717 GB/s, HBM3E는 1024 GB/s를 기록했으며, HBM4는 2048개의 IO에서 2048 GB/s로 두 배가 됩니다. 패키지 크기도 커져서, HBM4에서는 10×11 mm 기판에서 12.4×11 mm 면적으로 늘어납니다.

HBM4에는 더 많은 TSV와 마이크로 범프가 들어갑니다. SK하이닉스는 12.8×11 mm, 775 µm Z 높이의 제품에 20K개 이상의 TSV와 16,148개의 베이스 마이크로 범프를 배치했다고 밝혔습니다. 목표는 2 TB/s 이상의 대역폭, 40% 이상의 전력 효율 향상, 그리고 개선된 열저항입니다. 용량은 48 GB로 늘어나며, 12단 스택은 양산 중이고 16단 스택은 품질 인증 단계에 있습니다.

다이와 다이를 쌓는 방식에는 두 가지 주요 본딩 선택지가 있으며, SK하이닉스는 비전도성 필름을 사용하는 열압착 본딩(TC+NCF)과 몰디드 언더필을 사용하는 매스 리플로우(MR+MUF) 사이의 장단점을 설명합니다. TC+NCF는 생산성이 높고 열저항이 낮지만 칩 휨에 민감합니다. 반면 MR+MUF는 얇은 다이의 휨을 더 잘 견디지만, 열저항이 높고 갭 충전 공정 구간이 좁습니다. 둘 중 무엇을 택하느냐에 따라 후공정 수율과 열 특성이 달라집니다.

SK하이닉스는 HBM 조립의 바탕이 되는 전체 웨이퍼 레벨 공정을 운영하고 있습니다. 실리콘 식각과 TSV 구리 충전에서 시작해 BEOL 금속화, 웨이퍼 박막화, 후면 공정, 개별 분리, 테스트까지 이어집니다. 적층 완료 다이(KGSD) 웨이퍼 단계를 거치면 시스템 레벨 패키징 전에 각 큐브를 테스트할 수 있어, 불량 제품이 값비싼 인터포저 면적을 차지하는 일을 막습니다.

HBM 패키징의 어려움은 대부분 TSV 형성, 마이크로 범핑, 웨이퍼 박막화, 칩 적층에 집중되어 있습니다. SK하이닉스는 TSV와 범프 공정에서 공정 균일성, 수율, 구리 오염을 주요 과제로 꼽고, 웨이퍼 박막화와 스택 조립 및 언더필 과정에서는 얇은 다이의 취급과 휨 제어를 짚었습니다.

48GB 큐브 기준의 HBM3E 16단 제품은 패키징 측면에서 이정표입니다. 기존 12단 스택 위에 다이를 두 개 더 올리려면 패키지가 같은 Z 높이 예산 안에 들어야 합니다. 그래서 SK하이닉스는 더 높은 스택에 맞추면서도 갭 충전 품질을 유지하기 위해 칩 두께, 갭 높이, 범프 피치를 대략 절반으로 줄여야 했습니다.

스택 높이가 20단 이상으로 올라가면 열 관리가 가장 큰 제약이 됩니다. SK하이닉스의 도표는 일반 몰디드 언더필부터 고급 MR-MUF, 하이브리드 본딩까지 본딩 및 소재 구성에 따른 상대 열저항을 비교합니다. 각 단계는 열저항을 낮추면서 더 많은 층을 지원합니다.

하이브리드 본딩은 스택을 조립하는 방식을 바꿉니다. 피크 앤 플레이스는 상온에서 이루어지고, 200°C 이상의 어닐링으로 SiO2-SiO2 결합과 Cu-Cu 결합이 형성됩니다. 이 방식을 쓰면 기존 방식에서 필요했던 범프와 갭 충전 공정을 없앨 수 있습니다.

SK하이닉스는 하이브리드 본딩을 20단 이상 스택으로 가는 길로 제시합니다. 더 좁은 범프 피치에서 더 넓은 성능을 제공하고, 높은 전도성으로 열 효율도 개선한다는 것입니다. Z 높이가 고정된 상태에서 하이브리드 본딩은 더 두꺼운 코어 다이를 쓸 수 있게 하고, 범프 피치를 18 µm 미만으로 줄여 주는데, 이는 MR-MUF로는 불가능한 수준입니다.

SK하이닉스는 경쟁사의 냉각 방식과도 자사 접근법을 비교했습니다. 이 회사의 i-HBM은 발열이 큰 다이 간 PHY 영역 안에 고열전도성·전기절연성 냉각 부품을 넣어 전용 열 경로를 만들며, 열저항을 30% 이상 낮추는 것을 목표로 합니다. 삼성의 HPB는 구리 히트 스프레더를 이용해 D램을 프로세서 옆에 배치하고, 마이크론은 베이스 다이 회로 설계를 개선해 효율을 높이고 있습니다.

HBM4 이후를 내다보면, SK하이닉스는 남은 과제를 두 가지 축으로 설명합니다. 하나는 데이터 IO 수를 늘리고 IO당 속도를 높여 대역폭을 키우는 것이고, 다른 하나는 로직 베이스 다이와 더 많은 TSV로 전력 효율을 개선하는 것입니다. 두 축은 앞으로 이어지는 여러 도표에 모두 나타납니다.

대역폭 증가는 더 많은 데이터 IO와 더 빠른 I/O 속도에서 나오며, 여기에는 로직 공정 통합도 포함됩니다. SK하이닉스는 HBM2E의 0.5 TB/s에서 HBM4의 2.0 TB/s까지 단위당 대역폭이 증가하는 모습을 보여 줍니다. HBM3E에서 HBM4로 넘어가면서 I/O 속도는 두 배가 되고, 데이터 IO 수는 1K를 넘어섭니다.

전력 측면에서 SK하이닉스는 최적화된 로직 파운드리 공정과, 칩 전체에 분산 배치한 전력 공급용 TSV로 전력 공급망(PDN)을 개선하고 있습니다. 저전력 로직 접근법이 계속 확장되면서, 최근 HBM 세대 전반에 걸쳐 PDN이 75% 개선되었다고 강조합니다.

이어서 SK하이닉스는 시스템 차원의 영향을 짚습니다. 과거에는 메모리가 시스템 통합 흐름의 마지막 단계에서 조립되었지만, AI용 첨단 패키징에서는 HBM을 가장 먼저 조립합니다. 그러면 나머지 패키지가 만들어지기 전에 큐브와 인터포저가 훨씬 강한 신뢰성 부담을 받게 됩니다.

SK하이닉스는 CoWoS-S, CoWoS-L, EMIB를 포함한 주요 첨단 패키징 방식을 비교하며, 각 방식이 HBM 큐브와 실리콘 인터포저에 어떤 응력을 주는지도 살펴봅니다. 패키징 방식에 따라 HBM 스택이 감당해야 할 기계적·열적 응력의 크기가 결정됩니다.

마지막으로 SK하이닉스는 다이 위에 다이를 올리는 구조에서, 인터포저 위의 다이 간 연결, 보드 위의 패키지 간 연결에 이르는 세 가지 패키징 단계를 제시합니다. 이 계층 구조에서 HBM의 위치를 보면, HBM이 가장 까다로운 단계에 속하는 이유와 SK하이닉스가 적층과 본딩에 그토록 힘을 쏟는 이유를 알 수 있습니다.

이번 발표는 Hot Chips의 다른 HBM 세션들에 비해 패키징에 상당히 더 큰 비중을 두고 있습니다.

원문 보기