한국 연구진은 산소를 이용해 2차원 반도체 결정이 원하지 않는 위치에 형성되는 것을 막고 있으며, 2030년까지 이 기술을 상용화하는 것을 목표로 하고 있다.

연구진이 2차원(2D) 반도체 결정이 성장을 시작하는 위치를 제어하는 방법을 시연했다고 10월 7일 자 *Nature*에 발표된 연구가 밝혔다. 이는 차세대 칩을 대규모로 제조하는 데 걸림돌이 되어 온 문제를 해결하는 데 도움이 될 수 있다. 논문 "Spatially deterministic nucleation of 2D semiconductors by etching flux(식각 플럭스에 의한 2D 반도체의 공간적 결정론적 핵 생성)"은 KAIST 연구진과 한국 스타트업 TDS Innovation 연구진이 포함된 팀이 작성했다. 이 기술은 식각 플럭스를 사용해, 패턴화된 각 성장 영역 내에서 기하학적 중심을 제외한 모든 곳에서 새로운 결정이 형성되는 것을 억제한다.

2D 소재는 말 그대로 두 차원만 가진 물질이라기보다 원자 한 층 두께의 물질이다. 가장 잘 알려진 예인 그래핀은 탄소 원자 한 층으로 이루어져 있지만, 고유한 밴드갭이 없어 기존의 스위칭 트랜지스터에는 적합하지 않다. 이황화몰리브덴(MoS₂)과 같은 일부 전이금속 다이칼코게나이드(TMD)의 단일층은 밴드갭을 가지고 있어 차세대 트랜지스터와 기타 나노 규모 소자용으로 연구되고 있다.

그러나 웨이퍼 위에서 성장시키면 2D 반도체 결정은 보통 무작위 지점에서 형성되기 시작한다. 논문은 "핵 생성 사건은 성장 영역 내 무작위 위치에서 확률적으로 일어난다"고 설명한다. 여러 결정이 형성되고, 이들이 자라면서 만나 경계를 만들며, 이 경계는 전기적 성능을 떨어뜨리고 소자의 균일성을 낮춘다.

연구진은 패턴화된 각 영역에 단일 결정이 형성되도록 유도하기 위해 '식각 플럭스 매개 단일 중심 핵 생성(EF-SCN)' 공정을 개발했다. 산화물 장벽에서 방출된 산소가 측면 식각 플럭스를 만들어 패턴의 기하학적 중심을 제외한 곳의 핵 생성을 억제한다.

연구진은 이 공정으로 현대 칩의 기본 구성 요소인 작동하는 전계효과 트랜지스터(FET)를 제작했다. 그들은 선택적으로 성장시킨 MoS₂ 트랜지스터에 대해 이전에 보고된 것보다 높은 전하 운반체 이동도(물질 안에서 전하가 얼마나 쉽게 이동하는지를 나타내는 척도)를 보고했다. 2cm 기판에 걸친 별도의 시험에서는 패턴화된 400개 부위 중 397곳에서 단결정이 만들어져 99.3%의 수율을 기록했다. 이는 규모 확대에 유망한 결과이지만, 상업용 칩 생산을 입증한 것은 아니다.

논문 공동 저자인 강기범은 2D 반도체 소자용 장비와 소재를 개발하는 TDS Innovation의 공동 대표이사다. 이 회사는 실리콘 칩 위에 2D 반도체 소자를 쌓으면 로직과 메모리를 더 가깝게 배치해 일정 면적에 더 많은 기능을 담고, 둘 사이에서 데이터를 옮기는 데 드는 시간과 에너지를 줄일 수 있다고 밝혔다. 2D 반도체 소재는 n형과 p형 트랜지스터를 나란히 배치하는 대신 수직으로 쌓는 상보형 전계효과 트랜지스터(CFET)용으로도 연구되고 있다. IBM과 인텔은 모두 이러한 3차원 적층 방식을 시연한 바 있다.

강기범은 "결정 성장이 시작되는 위치를 제어하는 이 능력을 바탕으로, 원하는 곳에 고품질 2D 단결정을 균일하게 형성하고, 이를 로직과 메모리를 더 가깝게 만드는 차세대 반도체 공정으로 발전시킬 것"이라고 말했다.

논문은 이 방식으로 만든 2D 반도체가 언제 양산 칩에 적용될지는 밝히지 않았다. TDS의 정조니(Jony Jung)는 본지에 "2030년경 2D 반도체의 상업적 활용을 가능하게 하는 것을 목표로 하고 있다"며 "물리적 AI와 로봇공학을 포함한 AI 수요 증가가 도입 시기를 앞당길 수 있다고 본다. 다만 양산 시점은 추가 검증에 따라 달라질 것"이라고 말했다.