Altera는 Agilex 27을 발표했다. 이는 800GbE 및 1.6TbE 네트워킹을 추가한 최초의 Agilex 2X 플랫폼이며, LPDDR6 및 1.6TbE 지원 등의 기능은 2027년에 제공될 예정이다.

새로운 세대의 FPGA 발표는 자주 있는 일이 아니어서, 이번 소식은 우리에게 특히 반가웠습니다. 오늘 Altera는 새로운 Agilex 2X 포트폴리오의 첫 번째 제품군으로 Agilex 27을 선보입니다. Agilex 27은 하드웨어로 구현된 800GbE 및 1.6TbE 이더넷과 PCIe 6.0 및 7.0 지원을 결합하며, 최대 256Gbps의 구성 가능한 트랜시버를 제공합니다. 더 흥미로운 점은, 사전 브리핑 통화에서 알게 된 내용인데, Altera가 이 FPGA를 활용하기 위한 새로운 AI 지원 모드도 함께 내놓았다는 것입니다.

**HyperFlow와 3세대 HyperFlex**

Agilex 27 제품군의 주요 신기능은 HyperFlow입니다. Altera에 따르면 이는 FPGA 전체에 걸쳐 데이터를 테라비트 이상의 속도로 이동시킬 수 있는 새로운 칩 전체 규모의 분산 데이터 네트워크입니다. 이 트래픽은 프로그래머블 패브릭이 아닌 전용 네트워크를 통해 흐르기 때문에 소프트 로직 자원을 소비하지 않고 라우팅 혼잡도 발생시키지 않아, 애플리케이션이 사용할 수 있는 FPGA 자원이 더 많아집니다. 예를 들어 1.6TbE 이더넷 포트가 하드웨어 I/O를 통해 트래픽을 들여오면, HyperFlow가 이를 칩 전체에 걸쳐 전달하고, 소프트 로직은 데이터를 옮기는 대신 처리에 자원을 쓸 수 있습니다.

**FPGA 아키텍처**

새 제품군에는 DDR5, LPDDR4, LPDDR5X, LPDDR6용 메모리 컨트롤러가 탑재됩니다. 또한 UCIe를 지원하고, 암호화 가속 기능을 제공하며, Arm Cortex-A720 및 Cortex-A520 코어를 포함합니다. 지난 몇 년간 Altera와 Xilinx의 고성능 FPGA에서 관찰된 흐름은, 프로그래머블 로직 주변에 설계를 더 빨리 완성하도록 돕는 하드웨어 IP 블록이 점점 더 많아지고 있다는 것입니다. 10년 전에는 주로 프로그래머블 로직 요소와 I/O에 초점이 맞춰져 있었지만, 지금은 그 주변에서 훨씬 더 많은 일이 일어나고 있습니다.

Agilex 27에는 라우팅 패브릭 전반에 분산 배치된 3세대 HyperFlex 레지스터도 들어 있습니다. Altera는 Quartus Prime이 로직 자원을 소모하지 않고 이 레지스터들을 통해 설계를 재타이밍하고 파이프라이닝할 수 있다고 설명합니다. Altera는 Agilex 27의 HyperFlex가 Agilex 7 대비 세대 간 와트당 성능이 1.8배 향상되었다고 주장합니다.

**Altera Agilex 2X FPGA 포트폴리오**

Agilex 27은 Agilex 2X 포트폴리오에서 고성능 영역에 위치하며, 중간 범위의 Agilex 25와 가성비 중심의 Agilex 22 및 Agilex 23보다 상위에 있습니다. Agilex 22는 FPGA 전용인 반면, Agilex 23은 SoC 옵션을 추가로 제공합니다.

**QuartusIQ AI 컴패니언**

QuartusIQ는 Quartus Prime용 AI 컴패니언으로, 개발자가 컴파일, 타이밍, 디버그, 검증 전반의 단계에서 우선순위를 정하도록 돕습니다. QuartusIQ의 사용 여부에 따라 Quartus Prime을 비교한 Altera 내부 벤치마크에서, 설계 생성 속도는 최대 10배, 전체 설계 주기는 최대 1.5배 빨라졌습니다. 이 도구는 MCP와 통합되며, 사용자가 직접 API 키를 가져오는(bring-your-own-key) 구성을 지원합니다.

NVIDIA GTC Berlin 2026에서 두 회사는 QuartusIQ가 새로운 RTX Station 시스템에도 제공될 것이라고 발표했습니다. RTX Station은 우리가 STH에서 리뷰해 온 DGX Station 플랫폼의 Windows 버전입니다. 이를 통해 QuartusIQ와 MCP를 사용해 칩 위에서 설계 및 구현 워크플로를 만들 수 있으며, 모델로는 로컬 NVIDIA Nemotron을 사용할 수 있다는 구상입니다. 정말 마음에 듭니다.

**마무리**

FPGA 발표에서 알아둘 또 하나의 점은, 발표와 실제 출시 사이에 보통 큰 간격이 있다는 것입니다. 통화에서 물어보니, QuartusIQ 기능은 이번 분기에 출시되고, Agilex 27 엔지니어링 샘플은 2027년 하반기에 나올 것으로 예상된다고 합니다. 제가 정말 알고 싶었던 것은, Agilex 27을 손에 넣고 로컬 모델이 MCP를 통해 RDMA를 지원하는 1.6TbE NIC 같은 것을 만들어 주기까지 얼마나 걸릴지였습니다. 제 생각에는 그것이 2027년 또는 2028년 무렵에 가능해질 것 같습니다.

저는 이 점도 매우 기대합니다. FPGA를 사용하는 데 늘 걸림돌이었던 것은 프로그래밍 방법을 알아야 한다는 점이었기 때문입니다. 언젠가 Altera와 Xilinx가 하드웨어 플랫폼을 더 많이 추상화하는 AI 도구를 내놓는다면 FPGA 사용은 크게 확대될 수 있습니다. 제 목표는 FPGA 카드를 구해서, RTL을 직접 설계하느라 고생하지 않고도 AI 에이전트가 그 위에 NIC나 방화벽을 처음부터 구현하게 하는 것입니다. 언젠가 실현될 것이고, 아마 시기는 2027/2028년이 되겠죠.