CXMT(ChangXin Memory)가 칩 용량 향상을 목표로 한 새로운 DRAM 기술을 공개했다.

중국의 메모리 산업은 DRAM 제조 분야에서 발전을 이어가고 있으며, 이는 엔지니어들이 최첨단 제조 장비에 접근하지 못하는 상황에서 과연 무엇을 이룰 수 있는지에 대한 의문을 낳고 있습니다. CXMT는 최신 플랫폼이 메모리를 더 높은 밀도로 집적하고 웨이퍼 생산성을 개선한다고 밝혔습니다.

가장 큰 진전은 CXMT가 해당 플랫폼이 양산 단계에 진입했다고 발표한 점입니다. 2026년 9월 20일, 이 회사는 허페이에서 열린 세계제조대회에서 5세대 DRAM 기술인 G5를 공개했습니다. 이는 연구실 시연을 넘어선 개발 단계임을 의미합니다. 다만 발표만으로는 공장들이 얼마나 순조롭게 가동되고 있는지 알 수 없으며, 따라서 다음 질문은 그 공장들이 무엇을 생산하고 있는가입니다.

핵심 측정치는 메모리 어레이 내부의 더 촘촘해진 간격을 보여줍니다. CXMT는 활성 영역 하프 피치가 11.95nm라고 보고했습니다. 이는 더 큰 설계 안의 한 가지 측정치일 뿐입니다. 구조물을 더 밀집시키는 데 진전이 있음을 보여주지만, 성능에 대해서는 전체 그림을 말해주지 않습니다. 제조사를 비교하려면 작은 두 숫자를 나란히 놓고 승자를 선언하는 것 이상이 필요합니다.

제품과의 가장 명확한 연결고리는 두 가지 신규 모바일 메모리 칩에서 나타납니다. 두 제품 모두 다이당 24Gb의 용량을 제공하며, CXMT는 이것이 동등한 이전 제품 대비 용량을 50% 늘린다고 밝혔습니다. 여기서 기가비트 단위가 중요합니다. 이는 각 다이에 24GB가 들어 있다는 주장이 아닙니다. 기기 설계자에게 개별 부품의 용량 증가는 실제 휴대폰 설계에 관한 결정과 연결되어, 제조 개선을 유용한 패키징 선택지로 이어줄 수 있습니다.

CXMT는 또한 8Gb 용량 기준으로 정규화했을 때 웨이퍼당 총 다이 수가 최소 50% 증가했다고 밝혔습니다. 이 단서는 메모리 용량을 통제하기 때문에 비교를 더 의미 있게 만듭니다. 다만 총 다이 수에는 최종 합격 테스트 이전의 칩도 포함됩니다. 따라서 잠재적 칩이 늘어나는 것은 기회이지만, 판매 가능한 생산량이 똑같이 증가함을 자동으로 보장하지는 않습니다. 커패시터 결과는 이 성과에 또 다른 차원을 더합니다.

회사는 얇고 가느다란 저장 구조를 묘사하며 깊이 대 폭 비율이 45:1이라고 보고했습니다. 어레이 전체에 걸쳐 좁은 기둥을 일정하게 만드는 어려움을 떠올려 보십시오. 메모리 셀을 축소하더라도 안정적인 전기적 동작이 여전히 필요하기 때문에 이 구조의 형태가 중요합니다. 밀도는 이러한 구조들이 함께 제대로 작동할 때에만 의미를 갖습니다.

이러한 세부 사항들을 종합하면, 헤드라인은 구체적인 제조 이야기가 됩니다. 보고된 양산 이정표, 특정 치수, 그리고 식별 가능한 제품들이 그것입니다.

핵심 기술은 CXMT가 G5 발표에서 밝힌 자기정렬 쿼드러플 패터닝(SAQP)입니다. 필요한 간격을 만들기 위해 단일 노광에 의존하는 대신, 이 기술군은 증착 및 식각 단계를 추가하여 패턴 피처를 배가시킵니다. 정밀도는 통제된 단계들의 순서를 거쳐 구조를 쌓아 올리는 데서 나오며, 이는 제조 공정 자체에 초점을 맞춥니다.

이 접근법은 기존 리소그래피 장비가 여전히 가치 있을 수 있는 이유를 설명합니다. ASML은 더 작은 제조 노드를 위해 이중 및 다중 패터닝을 지원하도록 설계된 DUV 시스템을 문서화하고 있습니다. 따라서 장비의 노광 해상도만으로는 완전한 공정이 만들어낼 수 있는 모든 구조를 설명할 수 없습니다. 기법이 중요합니다.