Friday, September 11, 2026
AI 인프라 · 뉴스 & 분석
반도체·하드웨어리포트
반도체·하드웨어 · 리포트

Panmnesia와 Meta는 AI 데이터 센터 전체를 아우르는 차세대 CXL 패브릭 아키텍처를 공동 제안한다.

이 인터커넥트 표준은 분산 AI 학습 클러스터의 메모리 대역폭과 지연 시간을 획기적으로 개선하여 전통적인 PCIe 병목 현상에 대한 의존도를 낮출 수 있습니다.
업계 전문지Slicast · September 10, 2026 · 글로벌 · 출처: HPCwire
중요도 80

한민국 대전, 2026년 9월 9일 — 파넬네시아(Panmnesia)는 파운드리 없는 반도체 기업이며 메타(Meta)는 글로벌 하이퍼스케일러로서, 전체 시설이 단일 칩처럼 작동하는 차세대 인공지능 데이터센터 아키텍처를 공동으로 제안했다. 이 제안은 네이처 포트폴리오(Nature Portfolio) 저널인 《네이처 리뷰 전기공학》(Nature Reviews Electrical Engineering, NREE)에 초빙된 리뷰 논문으로 실렸다.

인공지능 모델이 수조 개의 파라미터로 확장됨에 따라, 단일 학습 단계에는 테라바이트 단위의 데이터를 교환하는 수백에서 수천 개의 가속기가 필요할 수 있다. 전체적인 진전은 가장 느린 참여자에 의해 결정되므로, 가속기를 추가하면 컴퓨팅 용량은 증가하지만 병목 현상으로 인한 지연과 고장이 빈번하게 발생하는 시스템에 취약해진다. 한 구성 요소가 늦게 응답하면 나머지 구성 요소들은 기다려야 한다. 지연 시간 편차가 넓어질수록 작업 완료 시간을 예측하기 어려워진다. 이러한 편차를 좁히고 더 크고 안정적인 실행 단위를 만드는 것은 업계 전반의 과제이다. 랙 내부에서는 이미 전용 고속 링크를 통해 장치들이 긴밀하게 결합되어 있다. 다음 장벽은 랙 외부, 즉 여전히 이더넷이나 인피니밴드와 같은 범용 네트워크에 주로 의존하는 랙 간 연결에 존재한다. 이러한 환경에서는 각 요청이 네트워크 인터페이스와 소프트웨어 기반 조정 계층을 통과해야 하며, 이는 모두 지연 시간 편차를 확대시킨다. 본 연구는 이러한 랙 간 영역에서 더 큰 예측 가능성을 확보하는 것을 목표로 한다.

이 접근법의 기초는 반도체 및 인프라 기업들이 협력하여 개발한 오픈 산업 표준인 CXL(Compute Express Link)이다. CXL은 벤더 중립적이므로 운영자가 단일 생태계에 잠기지 않고 업계 전반에 걸쳐 채택할 수 있다. 파넬네시아와 메타가 제안하는 아키텍처는 CXL을 활용하여 랙 외부의 지연 시간 변동을 최소화하고, 단일 칩 수준의 예측 가능성을 갖춘 데이터센터를 지향한다.

CXL 기반 설계의 핵심에는 지연 시간 변동을 제한하는 세 가지 하드웨어 요소, 즉 높은 팬아웃(non-blocking) 스위치, 링크 가속화 유닛(LAU), 그리고 패브릭 컨트롤러가 있다. CPU, 가속기, 메모리는 단일 CXL 도메인 내에 배치되어, 캐시 일관성을 랙 내부에서 전체 데이터센터로 확장한다. 리소스는 칩 내부의 블록 배치를 지배하는 것과 동일한 원칙을 사용하여 배치된다. 또한 전기 신호의 물리적 도달 한계를 극복하기 위해, 리뷰 논문은 광학 링크(CXL-over-optics)를 통해 패브릭의 범위를 확장하는 방법도 제시한다(세부 사항은 부록 참조).

아키텍처의 영향을 평가하기 위해 리뷰 논문은 기존 랙 규모 구성—하나의 CPU에 두 개의 가속기가 결합된 형태—을 기준선으로 사용한다. 해당 기준점 대비, 단일 CPU가 조정하는 가속기의 수는 두 개에서 열여섯 개로 8배 증가한다. 단일 단위처럼 작동하는 코히어런스 도메인은 최대 960개의 가속기까지 확장되며, 이는 기준 플랫폼의 약 13배에 해당한다. 이전에 랙을 벗어나 네트워크를 가로지르던 메모리 액세스는 이제 고정 경로를 따르게 되어, 라운드트립 지연 시간이 마이크로초 범위에서 수백 나노초 수준으로 감소하며 10분의 1 이하로 낮아진다. 또한, 장애 발생 후 교체되는 단위가 전체 서버에서 단일 장치로 축소된다. 이렇게 대규모로 장치를 결합하여 하나의 실행 환경처럼 기능하게 함으로써, 훨씬 더 큰 단일 AI 모델의 중단 없는 학습을 가능하게 하거나, 여러 서비스가 공유 인프라 위에서 서로를 방해하지 않고 동시에 실행될 수 있게 된다.

NREE는 초청 방식만으로 리뷰 논문을 게재하며, 각 분야의 선두 주자인 연구자나 조직에게 작업을 위임한다. 네이처가 파넬네시아를 이 CXL 기반 데이터센터 아키텍처 논문의 공동 저자로 선정한 것은 해당 기업의 기술을 업계의 대표적 기술로 인정했음을 반영한다. 파넬네시아는 전 세계 반도체 스타트업 중 최초로 NREE 리뷰 논문을 주도했으며, 본 기사는 해당 저널이 CXL 기술과 AI 데이터센터 아키텍처를 다룬 첫 번째 리뷰 논문이다.

"인공지능 시스템이 지속적으로 확장됨에 따라, 다수의 가속기와 메모리 장치를 빠르고 효율적으로 연결하는 능력이 개별 가속기의 성능만큼이나 중요해지고 있습니다,"라고 파넬네시아 CEO 정명수氏は 말했다. "본 연구는 CXL이 전체 데이터센터를 단일 컴퓨팅 시스템처럼 작동시키는 차세대 AI 인프라의 방향성을 제시합니다." 파넬네시아는 이미 아키텍처의 핵심 구성 요소를 실리콘에 구현하고 검증 절차를 완료했으며, 현재 상업적 공급을 준비 중이다. 전체 리뷰 논문은 https://www.nature.com/articles/s44287-026-00315-5 에서 확인할 수 있다.

원문 보기