2026年9月11日星期五
AI 基础设施 · 新闻与分析
首页芯片与硬件报道
芯片与硬件 · 报道

台积电宣布A14工艺技术取得重大良率和性能提升,比N2进度更快,吸引主要AI/HPC客户关注。

台积电A14现在日程上与N2竞争;缩短至1.3nm奇偶性的路径,缩短高端节点竞争窗口。
行业媒体Slicast · 2026年7月18日 · 全球 · 来源: Tom's Hardware
重要度 68

积电A14(1.4纳米级)制造工艺在过去三个月取得了迅速进展,并在相同发展阶段远超N2,这是公司本周财报电话会议中提供的更新。该技术在智能手机和AI/HPC应用领域也获得了强劲的客户兴趣和参与。

台积电首席执行官魏哲家在与分析师和投资者的财报电话会议中表示:"A14技术开发按计划进行,进展顺利。内部类产品样品展示了接近90%的器件性能和接近90%的256Mb SRAM良率。"

预计于2028年下半年进入大规模生产的A14在性能和良率方面取得了迅速进展。今年4月,公司披露该工艺达到了超过85%的目标晶体管性能和超过80%的256Mb SRAM良率。大约三个月后,两项指标都接近90%,这表明器件性能提升了约5%,SRAM良率提升了近10%。

作为对比,台积电N2在2023年4月时的256Mb SRAM测试芯片上展示了80%以上的目标器件性能和50%以上的良率。到2024年4月,该工艺已进展到90%以上的目标器件性能和80%以上的SRAM良率。虽然开发轨迹不能直接比较,但这些数字表明A14在相似发展阶段的成熟速度远超N2。

A14相比N2在相似阶段的较慢成熟所表现出的极快进展,可能至少部分归因于台积电在环栅(GAA)纳米片晶体管方面经验的积累。早在2023年,由于N2是该公司第一个采用这种结构的工艺技术,公司对GAA纳米片晶体管生产的经验才刚刚充足。相比之下,A14采用了台积电第二代GAA器件,因此它可能能够受益于在N2的开发和量产阶段积累的晶体管设计改进、工艺优化和制造专业知识。

看起来台积电可能已经消除了A14和N2的许多良率限制因素。虽然高的256Mb SRAM良率仅表示缺陷密度足够低和在高度重复的测试结构中工艺均匀性良好,但它并不能直接代表商用处理器的功能或参数良率。尽管如此,距离预期大规模生产开始还有大约2.5年,A14就已经达到接近90%的器件性能和接近90%的256Mb SRAM良率,这使台积电A14的进展远超N2。这样的进展可能使台积电能够提前启动使用A14的高量大规模生产(HVM),前提是客户设计已准备就绪,或在功能和参数良率优于通常水平的情况下启动HVM。

魏哲家表示,客户正在争取提前流片他们的A14设计,这是一个好信号。尽管A14缺少超功率轨背面功率传输,但它不仅将被采用于客户处理器,还将用于AI/HPC应用。

魏哲家表示:"我们在智能手机和HPC/AI应用领域都观察到了高度的客户兴趣和参与度,客户的新流片活动正在进行并提前进度。"

A14是台积电的下一代工艺技术,它将公司的第二代GAA纳米片晶体管与新的标准单元架构相结合,以提高性能、功率效率和晶体管密度。与N2相比,台积电预期A14在相同功率和晶体管数量下可提供10%-15%的性能提升,或在相同频率和复杂度下降低功耗25%-30%。该工艺还预计可将混合设计的晶体管密度提高约20%,逻辑设计的密度提高23%。

阅读原文