Broadcom AI定制ASIC在9个月内设计完成，挑战传统芯片设计时间表。

OpenAI和博通推出了Jalapeño，这是OpenAI首款智能处理器：一款围绕OpenAI对大语言模型推理理解而设计的加速器，也是两家公司共同打造的多代计算平台中的首款芯片。OpenAI从零开始根据其对大语言模型基础的理解设计了这款芯片，而博通和Celestica通过芯片实现、板卡和机架集成、高性能网络和可扩展生产来工业化该平台。

工程样品已在实验室以生产目标频率和功耗运行机器学习工作负载，包括GPT-5.3-Codex-Spark。OpenAI表示，Jalapeño从初始设计到制造流片仅用了九个月——OpenAI声称这是高性能先进半导体中迄今实现的最快ASIC开发周期，部分加速得益于OpenAI自有模型。博通的硅实现和网络技术（包括Tomahawk网络硅）有助于将该平台推向大规模生产，与微软和其他合作伙伴的千瓦级部署将于2026年底开始。

这个头条声明引人瞩目：高性能加速器从初始设计到制造流片仅需九个月。定制AI硅通常需要多年的开发周期。架构、RTL、验证、时序闭合、物理设计和封装鉴定各自耗时数个季度，从概念到流片耗时18-24个月的前沿级加速器已被视为很快。九个月不是增量改进，而是首代芯片的一个不同量级。

OpenAI将这一速度归因于三个因素：与其工程团队的深度软硬件协同开发、博通的硅实现专业知识，以及使用OpenAI自有模型来加速设计和优化过程。这种递归框架意义重大：为用户服务的相同模型正在帮助构建将为下一代模型服务的基础设施。

然而，九个月的流片并不等同于九个月上市的产品。硅验证、良率爬升、系统集成和软件成熟仍然是Jalapeño实现2026年底千瓦级生产的障碍。关于"性能每瓦特明显优于目前最先进水平"的声明基于早期测试，详细的技术报告仍需"数月"后才能发布。市场应该将时间表视为真正令人印象深刻，而将性能视为未经证实，直到该报告发布。

领导OpenAI硬件项目的Richard Ho在Synopsys Converge Executive Forum上坦诚地介绍了这是如何实现的。硬件代理并非人们从软件副驾驶想象的"编写代码、编译、测试"循环，他解释道。"这远非只是直线式编码那样简单直接。"相反，他的团队使用代理来倍增每个人工工程师的效能，一夜之间生成"数百个"代理来运行验证、时序闭合和面积优化，其中"从属智能"读取日志、找出调试问题，然后调整参数和工具流程以获得结果。他总结道："你可以做出更好的设计，做得更快，做得更便宜。"

这是"AI设计芯片"的现实版本。这不是自主硅生成，而是大规模并行的、特定领域的自动化，它压缩了通常主导ASIC日程的人工瓶颈验证和优化循环。Ho的目标是将硬件时间表拉近到软件时间表。Jalapeño是第一个公开数据点，表明这一差距开始缩小。

全新推理芯片不会在九个月内流片，除非已有制造平台在等待，这正是博通角色被低估之处。博通在过去十年中完善了定制加速器现在依赖的先进封装方法，其中大部分通过其Google TPU项目锻造而成，包括第八代TPU工作，其中计算、内存和I/O集成被推向了新的极限。2024年12月，博通推出了业界首个3.5D"面对面"（F2F）XDSiP平台——结合3D硅堆栈与2.5D CoWoS封装，在单个器件中集成超过6,000平方毫米的硅和多达12个HBM堆栈。相比于较早的背对背方法，F2F方案在堆叠芯片之间提供了约7倍的信号密度，芯片间界面功耗降低10倍，生产出货将于2026年2月开始。这就是像Jalapeño这样的芯片所融入的封装"组装线"。

网络是第二个关键促成因素。Jalapeño的架构被描述为减少数据移动并平衡计算、内存和网络，以将实现的利用率推近理论峰值——博通的Tomahawk硅是横向扩展互联，使千瓦级推理集群表现得如同一台机器。TPU系列的教训是，在前沿规模上，加速器芯片是必要但不充分的。封装和网络决定硅是否能在真实数据中心中达到其理论极限。