반도체·하드웨어 · 리포트

Broadcom AI 커스텀 ASIC이 9개월 만에 설계되어 전통적 칩 설계 일정에 도전

단축된 설계 사이클이 민첩한 실리콘 개발 타당성 입증; 기존 사업자 선도 이점 감소, 더 빠른 경쟁 대응 가능화

업계 전문지Slicast · 2026년 6월 26일 19:18 UTC · 미국 · 출처: The Futurum Group

중요도 72

OpenAI와 Broadcom이 Jalapeño를 공개했습니다. Jalapeño는 OpenAI의 첫 번째 Intelligence Processor로, OpenAI의 LLM 추론에 대한 비전을 중심으로 설계된 가속기이며, 두 회사가 함께 구축하고 있는 다세대 컴퓨팅 플랫폼의 첫 번째 칩입니다. OpenAI는 LLM의 기본 원리에 대한 이해를 바탕으로 칩을 처음부터 설계했으며, Broadcom과 Celestica는 칩 구현, 보드 및 랙 통합, 고성능 네트워킹, 확장 가능한 생산을 통해 플랫폼을 산업화했습니다.

엔지니어링 샘플은 이미 GPT-5.3-Codex-Spark를 포함하여 프로덕션 목표 주파수 및 전력에서 실험실의 ML 워크로드를 실행 중입니다. OpenAI에 따르면 Jalapeño는 초기 설계에서 제조 테이프 아웃까지 단 9개월 만에 공동 개발되었으며, 이는 고성능 첨단 반도체에서 달성된 가장 빠른 ASIC 개발 주기로, 일부는 OpenAI의 자체 모델로 인해 가속화되었습니다. Broadcom의 실리콘 구현 및 Tomahawk 네트워킹 실리콘을 포함한 네트워킹 기술은 플랫폼을 대규모 생산으로 이끌어가고 있으며, 2026년 말부터 Microsoft 및 기타 파트너와 함께 기가와트 규모 배포가 시작될 예정입니다.

이 주장은 매우 주목할 만합니다: 고성능 가속기에서 초기 설계부터 제조 테이프 아웃까지 9개월 만에 달성했다는 것입니다. 맞춤형 AI 실리콘은 일반적으로 수년의 주기로 개발됩니다. 아키텍처, RTL, 검증, 타이밍 클로저, 물리적 설계, 패키징 검증은 각각 분기 단위의 시간을 소비하며, 개념에서 테이프 아웃까지 18-24개월이 소요되는 프런티어급 가속기는 빠른 것으로 간주됩니다. 9개월은 점진적인 개선이 아닙니다. 이는 1세대 칩으로서 완전히 다른 범주입니다.

OpenAI는 이러한 속도를 세 가지 요인에 돌립니다: 엔지니어링 팀과의 심층적인 소프트웨어-하드웨어 공동 개발, Broadcom의 실리콘 구현 전문성, 그리고 설계 및 최적화 프로세스의 일부를 가속화하기 위한 OpenAI의 자체 모델 활용입니다. 이러한 재귀적 구성은 의미 있습니다: 사용자에게 제공되는 것과 동일한 모델들이 다음 세대 모델을 지원할 인프라를 구축하는 데 도움을 주고 있습니다.

그러나 9개월의 테이프 아웃이 9개월의 제품 출시와 같지는 않습니다. 실리콘 검증, 수율 증가, 시스템 통합, 소프트웨어 성숙은 여전히 Jalapeño와 2026년 말의 기가와트 규모 생산 사이의 과제입니다. "현재의 최신 수준보다 와트당 성능이 훨씬 우수하다"는 주장은 초기 테스트에 기반하고 있으며, 상세한 기술 보고서는 아직 "수개월 후"에 발표될 예정입니다. 시장은 그 보고서가 나올 때까지 일정을 진정으로 인상적인 것으로, 성능을 아직 검증되지 않은 것으로 봐야 합니다.

OpenAI의 하드웨어 프로그램을 이끌고 있는 Richard Ho는 Synopsys Converge Executive Forum에서 이것이 어떻게 달성되었는지에 대해 솔직한 통찰력을 제공했습니다. 하드웨어 에이전트는 사람들이 소프트웨어 코파일럿에서 상상하는 "코드 작성, 컴파일, 테스트" 루프가 아니라고 그는 설명했습니다. "직선적인 코드 작성보다 훨씬 더 복잡합니다." 대신, 그의 팀은 모든 인간 엔지니어의 효과를 배가하기 위해 에이전트를 사용하여 "수백 개"를 생성하여 밤새 검증, 타이밍 클로저, 영역 최적화를 실행하고, "하위 수준의 지능이 로그를 읽고 디버그를 파악한 후 결과를 얻기 위해 파라미터와 도구 흐름을 조정합니다." 그의 요약은 이렇습니다: "더 나은 설계를 할 수 있고, 더 빠르게 할 수 있으며, 더 저렴하게 할 수 있습니다."

이것이 "AI가 칩을 설계했다"는 표현의 현실적인 의미입니다. 이것은 자율적인 실리콘 생성이 아닙니다. 이는 일반적으로 ASIC 일정을 지배하는 인간 병목 현상인 검증 및 최적화 루프를 압축하는 대규모 병렬, 도메인별 자동화입니다. Ho의 목표는 하드웨어 개발 일정을 소프트웨어 개발 일정에 더 가깝게 당기는 것입니다. Jalapeño는 그 격차가 줄어들고 있음을 시사하는 첫 번째 공개 데이터 포인트입니다.

백지 상태의 추론 칩이 9개월 만에 테이프 아웃될 수 있다는 것은 이미 대기 중인 제조 플랫폼이 있다는 뜻이며, 이것이 Broadcom의 역할이 과소평가되는 부분입니다. Broadcom은 지난 10년 동안 맞춤형 가속기가 이제 의존하는 첨단 패키징 방법론을 성숙시켜 왔으며, 이 중 상당 부분은 컴퓨팅, 메모리, I/O 통합을 새로운 한계로 밀어붙인 8세대 TPU 작업을 포함한 Google TPU 프로그램 전반에서 개발되었습니다. 2024년 12월, Broadcom은 업계 최초의 3.5D "Face-to-Face" (F2F) XDSiP 플랫폼을 출시했으며, 3D 실리콘 스택을 2.5D CoWoS 패키징과 결합하여 6,000 mm² 이상의 실리콘과 최대 12개의 HBM 스택을 단일 장치에 통합합니다. F2F 접근 방식은 스택된 다이 간에 대략 7배 더 높은 신호 밀도를 제공하고 기존의 face-to-back 방법에 비해 다이 간 인터페이스 전력을 10배 감소시키며, 생산 출하는 2026년 2월부터 시작됩니다. 이것이 Jalapeño 같은 칩이 탑재되는 패키징 "조립 라인"입니다.

네트워킹은 두 번째 핵심 요소입니다. Jalapeño의 아키텍처는 데이터 이동을 줄이고 컴퓨팅, 메모리, 네트워킹의 균형을 맞춰 실제 활용률을 이론적 최댓값에 더 가깝게 끌어올리는 것으로 설명되며, Broadcom의 Tomahawk 실리콘은 기가와트 규모의 추론 클러스터가 단일 시스템처럼 작동하도록 하는 확장형 패브릭입니다. TPU 계통의 교훈은 프런티어 규모에서 가속기 다이는 필수적이지만 충분하지는 않다는 것입니다. 패키징과 네트워킹은 실리콘이 실제 데이터 센터에서 이론적 한계에 도달할 수 있는지를 결정합니다.

원문 보기