반도체·하드웨어 · 리포트

$4300만 시리즈 A 투자 받은 TYLsemi, 사전 검증된 칩렛과 맞춤형 ASIC 디자인 출시로 맞춤형 AI 실리콘 진입 장벽 낮춤

칩렛 민주화 진행 중: 중견 시장 운영사가 전체 맞춤형 비용 없이 전용 가속기 구축 가능

업계 전문지Slicast · 2026년 7월 23일 17:34 UTC · 글로벌 · 출처: Tom's Hardware

중요도 76

새로운 반도체 기업인 TYLsemi(타일 세미로 발음)가 이번 달 공개적으로 모습을 드러냈으며, 초기 단계 자금 4,300만 달러와 AI 인프라용 맞춤형 프로세서 개발을 단순화하겠다는 야심 찬 계획을 발표했다.

수십 개의 계약 칩 설계사는 다양한 복잡도의 맞춤형 프로세서를 개발할 수 있다. 그러나 표준 칩렛(chiplet)을 활용하여 개발 주기를 단축하고 리스크를 줄이는 맞춤형 실리콘 설계 서비스를 제공할 수 있는 회사는 소수에 불과하다. TYLsemi는 이러한 기업들의 일류에 합류하는 것을 목표로 하고 있다.

TYLsemi는 단순히 또 다른 맞춤형 ASIC 설계 하우스로서 경쟁하기보다는, 고객이 자체적인 차별화된 컴퓨팅 실리콘과 결합하여 고유한 패키지 인 시스템(System-in-Package)을 구축할 수 있도록 재사용 가능하고 표준 기반의 연결성, 전력 공급, 그리고 궁극적으로는 메모리 칩렛을 제공하고자 한다. 자체적으로 반도체 개발을 진행하지 않을 기업들을 위해 TYLsemi는 차별화된 칩렛의 설계 및 구현, 패키징, 자격 인증, 대량 생산을 포함한 엔드투엔드 서비스도 제공한다. 이는 사실상 실리콘 개발 기술이 없는 기업들도 자체적인 멀티칩렛 프로세서를 제공할 수 있게 해준다.

TYLsemi는 Mohit Gupta와 Sunil Bhardwaj가 공동 설립했으며, 이 두 사람은 Alphawave, SiFive, Cadence, Rambus 등 기타 칩 회사들에서 글로벌 엔지니어링, 운영, 비즈니스 팀을 이끌었던 반도체 베테랑들로, 표준 실리콘과 맞춤형 실리콘 모두에 대한 풍부한 경험을 보유하고 있다. TYLsemi의 공동 설립자이자 최고경영자(CEO)인 Mohit Gupta는 이제 전승인된 칩렛과 맞춤형 ASIC 설계에 특화된 회사를 설립하기에 적절한 시기라고 믿는다.

"Gupta는 "칩렛은 7~8년 동안 논의되어 왔지만, 지난 3~4년 동안 여러 가지 변화가 있었다"며 "첫째, 고급 패키징이 크게 성숙했다. 이제 다수의 2.5D 및 3D 통합 옵션이 양산 단계에 진입했다. 고객은 하나의 패키징 기술이나 공급업체에 제한되지 않으며, TSMC, Intel, ASE, Amkor 등을 포함하여 파운드리와 OSAT(외부 집적 테스트 및 조립) 업체로부터 다양한 옵션을 이용할 수 있다. 둘째, 다이-투-다이(Die-to-Die) 표준이 도입되었다. 과거 대부분의 칩렛 구현은 독점 인터페이스에 의존했지만, UCIe는 이제 초거대 데이터센터(hyperscalers)에서의 양산 배포로 나아가고 있어 이종 통합이 훨씬 더 실용적이 되었다. 셋째, 공급망 회복력이 중요해졌다. 고객들은 단일 실패 지점보다는 모듈식 및 잠재적 다중 소싱 전략을 점점 더 선호한다. 이러한 요인들이 4~5년 전에는 존재하지 않았던 환경을 조성했다"고 말했다.

"Gupta는 "AI 가속기 시장은 2033년까지 6,040억 달러 규모에 도달할 것으로 예상되며, 특정 초거대 데이터센터 워크로드용으로 구축된 맞춤형 실리콘 XPUs가 가장 빠르게 성장하는 세그먼트"라며 "이러한 규모에서 칩렛 기반 설계는 선택 사항이 아니지만, 현재 이 시장을 위한 풀 포트폴리오를 갖춘 순수 플레이어 칩렛 기업은 없다. TYLsemi는 표준 기반 칩렛과 UCIe 기반 다이-투-다이 연결성, XPU 인식 설계, 패키징 및 통합을 결합하여 이 격차를 해소하며, 고객에게 AI 시대의 실리콘으로 가는 빠르고 검증된 경로를 제공한다"고 말했다.

현재 대부분의 AI 및 HPC(고성능 컴퓨팅) 가속기는 대형 다이 크기를 특징으로 하며, 많은 경우 레티클(reticle) 크기에 근접한다. 그러나 현대 공정 기술이 점점 더 복잡해짐에 따라 파운드리는 신규 노드에 대한 견적을 인상하는 경향이 있다. 5년 전 선두급 웨이퍼 처리 비용은 약 15,000달러였으나, 오늘날 그 가격은 약 30,000달러이다. 결과적으로 선두급 노드에 구현된 레티클 한계에 가까운 대형 칩은 이를 감당할 수 있는 소수의 칩 설계사들에게만 옵션이 된다. 신규 진입자들에게는 고급 패키징과 UCIe와 같은 표준화된 인터커넥트를 통해 가능한 멀티칩렛 설계가 훨씬 더 타당한 선택지로 부상하고 있다.

"Gupta는 "다이가 500~600 mm² 범위에 도달하면 수율 곡선이 점점 더 어려워진다. 레티클 크기의 다이에서 타이밍 클로저(Timing closure) 또한 도전적이다"며 "나는 레티클 크기의 가속기 작업을 해본 적이 있는데, 99%에서 최종 1%로 도달하는 데는 불균형적으로 더 많은 엔지니어링 노력이 요구된다"고 설명했다.

TYLsemi는 칩렛 접근 방식이 100,000대의 물량에서 총 소유 비용(TCO)을 57% 절감할 수 있다고 추정한다. 이는 모놀리식(monolithic) 700 mm² 3nm급 칩의 3.5억 달러에서, N-1 공정에 구축된 4개의 100 mm² I/O 칩렛과 500 mm² 3nm급 컴퓨팅 다이로 구성된 설계의 1.5억 달러로 감소하는 것이다. TYLsemi는 모놀리식 칩의 단위 가격이 3,000달러인 반면, SiP(패키지 인 시스템)의 비용은 약 600달러가 될 것으로 본다. 이 회사는 이러한 절감 효과를 더 높은 수율, 재사용 가능한 I/O 실리콘, 낮은 IP 라이선스 및 엔지니어링 비용, 그리고 현저히 낮은 단위당 실리콘 비용 때문이라고 설명한다. 다만 이 회사는 이러한 수치가 실제 제조 비용이 아닌 참고용 추정치임을 강조한다. 또한, 멀티칩렛 설계는 대형 모놀리식 다이보다 개발 및 수율 측면에서 더 빠르기 때문에 제품 리프레시 주기를 단축할 수 있다.

"Gupta는 "컴퓨팅은 2nm 또는 A14로 이동할 수 있지만, 고속 I/O는 로직과 동일한 방식으로 스케일링되지 않으므로 3nm에 유지될 수 있다"며 "우리의 전력 공급 칩렛은 심지어 덜 진보된 공정을 사용할 수도 있다. 따라서 고객은 모든 기능에 가장 비싼 실리콘 부지를 사용할 필요가 없다. 모든 설계에 대한 단일 정답은 없다. 아키텍처, 열 요구사항, 패키지, 그리고 여러 가속기가 어떻게 통신하는지에 기반하여 올바른 분할 지점을 결정해야 한다. 정확한 파티셔닝은 애플리케이션에 따라 다르겠지만, 여전히 더 나은 총 소유 비용을 얻을 수 있다"고 말했다.

TYLsemi는 주로 AI 인프라를 대상으로 하므로, 일반적으로 AI 가속기, 데이터센터 CPU, 고성능 컴퓨팅, 네트워킹 및 텔레콤 실리콘, 이종 SoC에 멀티칩렛 설계를 사용하는 것을 상상한다. 그러나 TYLsemi는 이미 멀티칩렛 설계가 소비자용 CPU와 GPU에서 널리 사용되고 있음을 인정하기도 했다.

TYLsemi의 제안 핵심은 파운데이션 칩렛(foundation chiplets)이며, 이는 맞춤형 AI 및 인프라 프로세서에서 일반적인 비컴퓨팅 기능을 처리하도록 의도된 재사용 가능한 빌딩 블록으로, TSMC의 다양한 공정 기술을 사용하여 구현된다. 여기에는 PCIe, CXL, 이더넷, 전력 공급, 메모리 칩렛 등이 포함되나 이에 국한되지 않는다. 이 회사의 자원 제약 속에서 우선순위가 정해져 있으므로, 모든 칩렛이 즉시 이용 가능한 것은 아니다.

"Gupta는 "첫 번째 TYL.IO 제품은 일반적으로 대형 서버 프로세서에 위치할 PCIe 기능을 분리(disaggregate)하며, 호스트 컴퓨팅 다이와 UCIe를 연결하는 32레인 PCIe Gen7/CXL 칩렛이다"며 "아이디어는 CPU 코어가 2nm, A14 또는 기타 선두급 공정으로 이동할 수 있는 반면, I/O 칩렛은 3nm에 머무르는 것이다"고 설명했다. "가족 내 다음 제품은 랙 내 XPUs 간의 스케일업 연결성을 고속 SerDes를 사용하여 해결할 것이다. 해당 장치는 considerably 더 클 것이며, 약 72레인과 약 14 TB/s의 대역폭을 갖출 것이다. 우리는 또한 공동 패키징 광 연결성을 위한 EIC 로드맵도 가지고 있다. 우리는 첫 번째 I/O 제품의 샘플을 2027년 하반기에 제공할 것으로 예상된다."

이러한 칩렛은 독립형 구성 요소로 사용되거나, TYLsemi의 엔드투엔드 맞춤형 실리콘 플랫폼인 TYL.Forge를 통해 설계된 고객의 컴퓨팅 다이와 통합될 수 있다.

TYL.Forge는 아마도 TYLsemi 비즈니스의 주요 촉진제 중 하나일 것이다. 이 프로그램은 자체 컴퓨팅 아키텍처 또는 심지어 컴퓨팅 다이를 보유하고 있지만 자체 SiP를 구축하거나 전체 반도체 공급망을 관리할 수 없는 기업들을 대상으로 하기 때문이다.

"Gupta는 "시장에는 더 큰 맞춤형 실리콘 기업들이 있지만, 그 중 많은 기업들은 연간 수십억 달러의 사업을 창출할 수 있는 비교적 적은 수의 고객들에 집중한다"며 "우리는 자체 실리콘을 구축하지만 전체 SiP 통합 및 생산 파이프라인을 관리할 인프라가 없을 수 있는 더 넓은 고객 세그먼트를 서비스할 기회를 보고 있다"고 설명했다."

원문 보기