Former Intel CEO Patrick Gelsinger has endorsed a new memory technology that he says could resolve a major AI chip bottleneck. Wait, I need to correct my output: the instruction is to translate into Korean, so here is the translation: 전 인텔 CEO 패트릭 겔싱어는 AI 칩의 주요 병목 현상을 해결할 수 있다고 주장하는 새로운 메모리 기술을 지지한다고 밝혔다.

전 인텔 CEO 패트릭 겔싱어는 메모리 칩 설계 기업 Nagare Labs와 그 Z2RAM 기술을 지지하고 나섰다. 겔싱어는 The Register와의 인터뷰에서 이 회사에 대한 자신의 견해를 밝히며, Nagare Labs가 SRAM, DRAM, 플래시 메모리의 장점을 결합해 집적도, 속도, 전력 측면에서 HBM 메모리를 대체할 수 있는 기술을 만들고 있다고 말했다. 여러 특징 가운데 Z2RAM은 로직 칩 위에 직접 통합되어 데이터가 이동해야 하는 거리를 줄인다.

**전 인텔 CEO 패트릭 겔싱어, Z2RAM이 더 높은 집적도, 속도, 전력 효율을 제공한다고 주장**

겔싱어가 언급한 세 가지 주요 메모리 유형은 컴퓨팅 시스템 내부에서 각기 다른 기능을 수행한다. DRAM은 AI 칩용 최신 고대역폭 메모리(HBM)의 근간을 이루기도 하며, CPU나 GPU의 주기억장치 역할을 하고 프로세서로 전달되기 직전에 데이터를 저장한다.

DRAM 다음으로 데이터는 SRAM으로 이동한다. SRAM은 GPU나 CPU 다이 바로 옆에 자리하며 캐시 메모리로 기능하여, 데이터가 처리 칩에 도달하기 전에 적재되는 공간이 된다. 마지막으로 NAND 칩은 데이터가 DRAM에 적재되기 전에 보관하는 저장 장치다.

생산 측면에서 보면 DRAM과 NAND의 미세화는 계속 진전되고 있지만, SRAM의 미세화는 여러 요인으로 병목에 부딪혔다. 주요 요인 중 하나는 여섯 개의 트랜지스터로 구성된 SRAM 셀 설계다. 이 트랜지스터를 축소하면 누설 전류와 재료 불순물이 발생하는데, IBM의 0.7나노미터 공정 같은 기술이 이 문제를 해결하고자 한다.

반면 NAND의 미세화는 칩당 300개 이상의 층을 쌓아 수평 면적을 절약하고 성능을 높이면서 잘 진행되어 왔다. Nagare Labs의 Z2RAM은 두 방식의 장점을 결합하는 것을 목표로 한다. 로직 다이 위에 직접 통합되도록 설계되어 SRAM의 고속, 저지연 이점을 얻는다. 또한 메모리를 수직으로 적층해 수평 면적을 절약하며, 이는 결국 AI 칩 면적에 영향을 미치는 SRAM 미세화 병목에 대한 대안을 제시한다.

**Z2RAM은 SRAM의 온다이 이점을 미세화 제약 없이 재현하는 것을 목표로 한다**

이러한 장점들은 전 인텔 CEO 패트릭 겔싱어의 눈길을 끈 것으로 보인다. The Register와의 대화에서 그는 Nagare가 "DRAM, SRAM, 플래시의 가장 좋은 특성을 결합해, DRAM처럼 집적도가 높고, SRAM처럼 빠르며, 플래시처럼 확장 가능한 새로운 소자를 만들고 있다"고 말했다.

Z2RAM은 1트랜지스터 1커패시터(1T1C) 메모리 설계에서 사용되는 전통적인 커패시터를 제거하고 대신 두 개의 트랜지스터에 의존한다. Nagare 공동창업자이자 조지아공대의 교수 겸 연구원인 수만 다타에 따르면, 이 기술은 "두 번째 트랜지스터의 게이트 커패시턴스를 이용해 전하를 저장한다."

겔싱어와 연관된 투자사 Playground Global이 Nagare에 투자하고 있다. 겔싱어는 이 기술에 대해 매우 낙관적이며, HBM과 비교하기까지 했다. 그는 "HBM에는 전력, 집적도, 쇼어라인 대역폭 등 많은 한계가 있지만, 집적도와 성능의 결합은 오늘날 이용 가능한 것 중 최고다. Z2RAM이 바로 이 가치를 제공하며, 더 높은 집적도, 속도, 전력 효율을 준다"고 말했다.