Intel는 14A 공정 기술이 양산 단계에 근접했다고 밝혔으며, PDK 0.9가 현재 제공되고 있고 예상 성능과 수율 성숙도에 도달했다고 말했다.

Intel Foundry는 지난주 Intel 14A 공정 설계 키트(PDK) 0.9 버전을 공개했습니다. 이는 차세대 제조 기술 개발에서 중요한 이정표입니다. 회사는 이 공정 노드가 현 개발 단계에서 기대되는 성능과 수율 성숙도에 도달하고 있으며, 이러한 결과는 실리콘 검증으로 뒷받침된다고 밝혔습니다. Intel은 2027년 1분기에 PDK 1.0을 출시할 계획이며, 이를 통해 이 기술이 대량 생산(HVM)에 준비되었는지 검증할 예정입니다.

공정 설계 키트에는 트랜지스터 모델, 설계 규칙 및 기타 정보가 포함되어 있어, 칩 설계자가 전자 설계 자동화(EDA) 도구를 사용해 특정 제조 공정용 제품을 개발할 수 있게 합니다. 제조 후 칩이 어떻게 작동할지 모델링하는 데에는 PDK의 정확성과 품질이 매우 중요합니다. PDK 0.9는 이론적 모델이나 시뮬레이션이 아닌 실제 실리콘 측정 결과를 기반으로 한 Intel 14A의 표현을 고객에게 제공한다는 점에서 특히 중요합니다. 이 단계에서 고객은 해당 기술이 성능 및 전력 소비 요구 사항을 충족할 것이라는 더 큰 확신을 가지고 제품 개발을 진행할 수 있습니다.

Intel은 PDK 0.9를 통해 고객이 공정 인증 시점 무렵 위험 생산(risk production)에 들어갈 설계를 개발할 수 있다고 밝혔습니다. PDK가 제조된 실리콘의 특성을 정확히 반영한다면, 이는 많은 경우 칩 개발자가 초기 테이프아웃과 대량 생산 사이의 실리콘 수정 횟수를 크게 줄일 수 있게 합니다. 그러나 PDK 0.9의 공개가 Intel 14A가 대량 생산 준비가 되었거나 그에 근접했다는 의미는 아닙니다. 회사는 2027년 1분기 중 PDK 1.0을 통해서만 HVM 준비 상태를 검증할 것으로 예상합니다. 또한 14A가 2027년 초에 대량 생산에 들어간다는 의미도 아닙니다. Intel 자체적으로는 2027년 하반기에 자사 제품의 위험 생산을 거친 후, 2028년에 14A 공정을 이용한 대량 생산을 시작할 것으로 예상하고 있습니다.

Intel Foundry의 전면 기술 개발 담당 법인 부사장 겸 총괄 책임자인 Ben Sell은 "고객 관점에서 PDK 0.9는 고객이 Intel 14A에서 제품을 설계할 수 있는 확신을 줍니다. 이 기술은 현 개발 단계에서 기대되는 업계 표준 수준의 성능과 수율 성숙도에 도달하고 있으며, 실리콘 기반 검증으로 뒷받침되고 있기 때문입니다."라고 말했습니다.

**Intel 18A를 기반으로**

Intel 14A는 Intel 18A에서 도입된 아키텍처 기반을 계승하면서도 여러 가지 중요한 개선 사항을 담고 있습니다. 여기에는 2세대 RibbonFET 게이트 올어라운드(GAA) 트랜지스터, PowerVia가 사용하는 TSV와 같은 중간 연결 없이 트랜지스터의 소스/드레인 영역에 직접 전력을 공급하는 PowerDirect 후면 전력 공급, 그리고 CPU와 GPU에서 타이밍에 민감한 경로를 가속하도록 설계된 고성능 표준 셀인 Turbo Cells가 포함됩니다. 이들을 통해 칩 설계자는 성능을 높이고 전력 효율을 최적화할 수 있는 추가 수단을 얻게 됩니다. Intel은 이러한 기술의 장점을 이전에 이미 설명했으므로, 이번 발표에서는 Intel 14A의 트랜지스터 성능, 전력 소비 또는 트랜지스터 밀도에 대한 업데이트는 제공하지 않았습니다.

트랜지스터, 전력 공급 및 상호연결 기술의 개선뿐 아니라, Intel은 Intel 18A의 12개월 양산 과정에서 얻은 제조 경험을 활용해 14A의 성숙을 앞당기고 있습니다. 회사는 개발 주기의 더 이른 단계에서 잠재적 제조 문제를 식별하기 위해 인라인 결함 검출, 모델링 및 시뮬레이션에 대한 투자를 늘렸다고 밝혔습니다. 이러한 노력은 제조 수율과 공정 변동성을 개선하고, 궁극적으로 트랜지스터 성능을 높이며, 생산 주기 시간을 줄이는 것을 목표로 합니다. Intel은 또한 기술 개발을 가속하기 위한 여러 전략적 이니셔티브를 도입했다고 밝혔지만, 그 영향을 수치로 제시하지는 않았습니다.

**새로운 협력 모델**

Intel은 장비 및 소재 공급업체와 협력하는 방식도 바꾸었습니다. 회사는 공정 개발 주기의 더 이른 단계부터 기술 개발팀과 외부 공급업체가 참여하도록 협력 모델을 수정했다고 밝혔습니다. 목표는 대량 생산 단계에 들어간 뒤 수율 향상의 걸림돌이 되기 전에 제조 결함을 해결하고 장비 역량을 개선하는 것입니다. Intel은 또한 핵심 개발 목표에서 진전을 가속하기 위해 공급업체와 정기적으로 수율 서밋 회의를 개최하고 있습니다.

Sell은 "이를 위해 장비 및 소재 공급업체와의 협력 모델을 발전시켜야 했고, 결함 및 장비 역량 개선을 추진하기 위해 [기술 개발] 리더들이 공급업체와 더 일찍 관여하도록 했습니다."라고 말했습니다.

초기 협력은 또 다른 잠재적 이점도 가져옵니다. 장비 및 소재 공급업체가 Intel의 요구 사항을 표준 제품과 개발 로드맵에 반영할 수 있다는 점입니다. 이는 Intel에 경쟁사 대비 우위를 줄 수 있습니다. 경쟁사는 Intel의 요구 사항에 맞춰 최적화된 장비에 제조 공정을 맞추거나, 공급업체와 함께 처음부터 대안을 개발해야 하기 때문입니다.

역사적으로 Intel은 반도체 제조 기술의 방향을 자주 주도했고, 다른 칩 제조사들은 이후 비슷한 접근 방식을 채택했습니다. 주목할 만한 예외는 TSMC가 개발을 주도한 이후 Intel이 채택한 액침 DUV 리소그래피였습니다. 공급업체와 더 일찍 협력함으로써 Intel은 업계 표준 제조 솔루션의 개발에 대한 과거의 영향력을 일부 되찾을 수 있으며, 다만 이 중요성을 과대평가해서는 안 됩니다.

**설계 생태계 확장**

Intel은 14A를 위한 설계 생태계를 계속 확장하고 있습니다. Cadence와 Intel은 차세대 AI 기반 설계 도구와 지식재산(IP)에 초점을 맞춘 설계-기술 공동 최적화(DTCO) 협력을 수립했습니다. Keysight, Siemens, Synopsys는 이 공정에 대한 설계 도구 인증을 발표했습니다. Intel은 또한 잠재적 파운드리 고객에게 필요한 설계 흐름과 재사용 가능한 구성 요소를 검증하기 위해 다른 소프트웨어 개발사 및 IP 공급업체와도 협력하고 있습니다.

Intel은 14A 개발 진척에 대한 고객 피드백에 고무되어 있다고 말합니다. 그러나 회사는 이 기술로 제품을 생산하기로 확약한 고객을 확인하거나, 고객 테이프아웃을 공개하거나, 구체적인 제조 계약을 발표하지는 않았습니다. 이는 파운드리 업계에서 일반적인 상황입니다. 하지만 Intel Foundry에게 외부 고객 확보는 특히 중요합니다. 최신 선단 공정 기술의 개발 비용은 Intel이 요즘 판매하는 양보다 훨씬 많은, 수억 개의 칩을 생산할 때에만 회수할 수 있기 때문입니다. 첨단 제조 기술에서 Intel Foundry의 상업적 성공은 트랜지스터 성능과 제조 수율뿐 아니라, 예측 가능한 개발 일정을 제공할 수 있는 능력에도 달려 있습니다.

앞으로 Intel은 14A의 성능, 수율, 변동성 및 제조 주기 시간을 계속 개선할 계획이지만, 현재로서는 구체적인 목표를 공개하지 않았습니다. Intel은 또한 초기 기술 공개 이후 14A-E 및 14A-P 노드에 대한 추가 공정 개선과 성능 개선을 계획하고 있으나, 이 노드들의 정확한 일정은 아직 알려지지 않았습니다.

Intel Foundry 설계 기술 플랫폼 조직의 법인 부사장 겸 총괄 책임자인 Ali Farhang은 "우리의 다음 주요 이정표는 2027년 1분기로 예정된 Intel 14A PDK 1.0입니다. 앞으로의 모든 출시에서도 이러한 수준의 품질을 유지하고, 고객 중심의 자세로 약속을 지킴으로써 고객의 신뢰를 계속 얻어 나가기를 기대합니다."라고 말했습니다.