엔비디아는 핫 칩스 2026에서 RISC-V 컨트롤러와의 CUDA 통합 및 NVLink Fusion 시스템을 발표했습니다.

NVIDIA는 Hot Chips 2026에서 GPU 생태계와의 RISC-V 통합에 대해 상세히 설명하기 위해 무대에 올랐다. 일요일 튜토리얼 세션 중 여러 RISC-V 발표에 대한 초기 보도가 다소 지연되었음에도, 이 보고서는 주요 아키텍처 공개 내용을 종합한다. 특히 이번 세션은 NVIDIA의 다른 Hot Chips 발표들과 달리 튜토리얼 형식에 맞춰 구성된 독특한 오프닝 시퀀스를 특징으로 하여 차별화되었다.

발표는 CUDA와 NVLink Fusion이라는 두 가지 주요 플랫폼을 중심으로 구성되었다. 각 플랫폼은 호스트 CPU의 특정 역할을 정의하며, NVIDIA는 RISC-V 프로세서가 충족해야 하는 요구사항과 함께 소프트웨어 스택을 RISC-V로 확장하는 데 따른 기회와 과제를 제시했다. 2006년 병렬 컴퓨팅 플랫폼으로 소개된 CUDA는 NVIDIA가 광범위한 컴퓨팅 아키텍처에 RISC-V를 통합하는 방식을 어떻게 상상하는지에 여전히 중심적인 역할을 한다.

CUDA 애플리케이션은 작업을 CPU 및 GPU 소프트웨어 모듈 간에 분할한다. 연산 집약적 함수는 GPU에서 병렬로 처리되는 반면, 순차적 작업은 호스트 CPU에서 실행된다. 이러한 호스트 측 소프트웨어 스택은 본질적으로 복잡하고 이질적이며, 타겟 아키텍처에 맞춘 CUDA 라이브러리, 드라이버, 개발 도구 및 서드파티 소프트웨어 위에 CPU 전용 및 CUDA 가속 컴포넌트가 혼합되어 있다. NVIDIA는 현재 호스트 측에서 Intel 및 AMD x86 프로세서와 Arm 기반 CPU를 모두 지원한다.

RISC-V CPU가 CUDA 워크로드를 실행하려면 NVIDIA는 확립된 서버 관련 사양을 지적한다. RVA23 프로필과 RISC-V 부트 및 런타임 서비스 사양은 애플리케이션 계층을 다루며, 더 넓은 범위의 RISC-V 서버 SoC 및 플랫폼 사양은 시스템 수준의 요구사항을 정의한다. 바이너리 호환성은 주요 목표이며, RVA23 프로필은 핵심 확장 기능의 존재를 보장하여 소프트웨어가 최소 공통분모 접근 방식 없이도 다양한 RISC-V 프로세서 간에 실행될 수 있도록 한다. RISC-V가 파편화된 것으로 인식되지만, RISC-V International 조직은 필수 및 선택적 새 확장 기능을 명확히 구분하는 주요 및 소규모 업데이트를 계속 출시하고 있다.

ACPI는 이러한 플랫폼 요구사항의 구체적인 예시다. UEFI 포럼은 2025년 5월에 승인된 ACPI 6.6에 RISC-V 지원을 추가했으며, 이어 2025년 8월에는 RISC-V 부트 및 런타임 서비스 사양이 나왔다. 이러한 표준은 불과 1년여 전에 공식화되었으며, 이는 플랫폼 성숙화의 빠른 속도를 강조한다.

CUDA 워크로드는 호스트와 장치 메모리 간 데이터 이동에 크게 의존한다. 일반적인 작업에는 호스트에서 장치로의 전송, 커널 실행, 장치에서 호스트로의 전송, 그리고 그 사이의 CPU 처리 과정이 포함된다. 이를 최적화하기 위해 NVIDIA는 PCIe 코히어런시를 중요한 CUDA 특화 요구사항으로 강조하며, 거의 모든 현대식 서버 CPU에서 채택되고 있음을 지적했다. 하드웨어 기반 PCIe I/O 코히어런스는 빈번한 캐시 플러시 및 무효화 작업을 제거하여 소프트웨어 스택을 단순화하고 지연 시간을 줄인다.

PCIe 피어-투-피어 통신은 또 다른 CUDA 특화 요구사항이다. 다중 GPU 구성에서 GPU는 다른 GPU의 장치 메모리에 직접 데이터를 작성하고 플래그를 통해 호스트에 신호를 보내어 호스트 메모리를 통한 불필요한 복사 과정을 우회할 수 있다. 이러한 기능은 심지어 10년 전부터 관찰되어 온 GPU 배포에서의 비전통적인 서버 아키텍처를 설명해 준다.

Vera Rubin 플랫폼은 NVIDIA의 풀스택 AI 팩토리 접근 방식을 대표하며, 7개의 칩과 5개의 랙에 걸쳐 공동 설계를 통해 엔지니어링되었다. Vera CPU와 Rubin GPU부터 네트워킹, 스토리지, 스케일아웃 파브릭, 물리적 랙 인프라에 이르기까지 이 아키텍처는 컨퍼런스 전반에 걸쳐 반복적으로 참조될 만큼 기초적인 역할을 입증했다.

NVL72 랙 내에서 NVIDIA는 72개 GPU L1 도메인을 완전한 구리 인터커넥트 토폴로지로 통합한다. 각 컴퓨테이션 트레이에는 NVLink Fusion 칩렛에 마운트된 GPU가 포함되어 있으며, 이는 두 개의 Vera CPU와 프로세서를 액셀러레이터에 연결하는 칩 투 칩(C2C) 링크와 짝을 이룬다. NVIDIA의 Grace 및 Vera Arm-ISA 기반 CPU가 이 구성을 구동하지만, 기본 플랫폼 설계는 단일 ISA를 훨씬 넘어선다.

NVLink Fusion은 맞춤형 실리콘이 NVIDIA의 AI 플랫폼에 원활하게 통합되도록 한다. 맞춤형 CPU는 NVLink C2C를 통해 XPUs에 연결되며, 각 액셀러레이터에 높은 대역폭 연결성을 제공하고 전체 랙에 걸쳐 통일된 L1 도메인을 유지한다. 맞춤형 CPU 내부에서는 NVIDIA가 C2C 인터페이스 통합을 상세히 설명했는데, 여기서 NVLink C2C PHY는 높은 대역폭의 CHI 코히어런트 CPU-GPU 링크를 제공한다. 이 아키텍처를 통해 CPU와 GPU는 모두 통일된 메모리 모델 하에서 메모리에 접근할 수 있다.

NVLink Fusion CPU는 모든 CUDA 필수 조건을 상속받으며 추가적인 요구사항을 도입한다. NVIDIA는 약 88개의 PCIe 레인을 지원하는 고속 C2C 인터커넥트와 함께 네트워킹용 DOCA 및 다중 GPU 통신용 NCCL과 같은 특수화된 소프트웨어 생태계를 강조했다. 이러한 사양은 공개 포럼에서 거의 논의되지 않으므로 이 부분이 특히 주목할 만하다. SiFive는 명시적으로 NVLink Fusion CPU를 위한 NVIDIA의 RISC-V 기반 파트너로 식별되었다.

NVIDIA는 차세대 서버 플랫폼에서 RISC-V의 역할에 대해 주장하며 발표를 마무리했다. 여러 벤더가 지원하는 개방형 표준인 RISC-V는 표준화된 코어 기능과 사용자 정의 가능한 확장을 결합하여 x86 및 Arm과 함께 서버 CPU 옵션을 확대한다. “NVIDIA는 플랫폼에서 RISC-V에 대한 계획을 가지고 있다”고 발표는 확인했다. NVIDIA가 이미 하위 레벨 컨트롤러용으로 현재 시스템에서 RISC-V를 활용하고 있다는 점은 주목할 만하지만, 이번 세션은 구체적으로 호스트 프로세서 통합을 다뤘다.

종합하면, 이러한 아키텍처 세부 사항은 NVIDIA가 RISC-V를 CUDA 및 NVLink Fusion 생태계 각각에 어떻게 위치시킬지 보여준다. 회사의 로드맵은 RISC-V를 서버 CPU 시장에서 명백한 제3의 옵션으로 명확히 배치한다. RVA23 준수부터 NVLink Fusion 통합에 이르기까지 공개된 요구사항은 향후 GPU 플랫폼에 자격을 얻기 위해 RISC-V 서버 실리콘이 제공해야 할 성능과 기능 세트를 결정할 것이다. 광범위한 배포는 아직 두 세대 이상 남았을 수 있지만, 업계의 합의는 고성능 서버 컴퓨팅 분야에서의 RISC-V 진입이 불가피함을 확인한다.