由Nanya支持的DRAM设计商Piecemakers押注混合键合技术，将DRAM堆栈直接融合到处理器上，旨在为边缘AI推理绕过传统的HBM依赖。
据Cnyes在上市前报道，由南大（Nanya）支持的DRAM设计公司PieceMakers于9月16日在台湾兴柜市场以740新台币的参考价开始交易。该公司并非HBM（高带宽内存）玩家。President Lee Hsiao-wen告诉Cnyes，该公司的运营前提是推理内存需求与训练内存需求存在差异。他补充道，通过混合键合直接堆叠在处理器上的DRAM可以在英伟达（Nvidia）仅使用SRAM的Groq LPU与传统HBM之间占据一个中间地带。目前，公司的利润主要来自设计费而非芯片销售，2026年上半年AI定制设计工作约占收入的40%。董事长Joseph Ting向TechNews表示，公司首个量产客户项目最早要到2027年才会对财务结果产生影响。
在约6,040万股流通股的情况下，参考价将公司估值约为447亿新台币（14亿美元）。兴柜市场是台北证券交易所的上市前市场，而非主板IPO场所，这意味着股份在任何正式上市申请之前都通过指定的做市商进行交易。该股在首日交易中开盘价为915新台币，较参考价溢价23.6%，此前曾以1,035新台币开盘，盘中最高触及1,205新台币。南大科技仍是PieceMakers的最大股东，持有33.96%的股份。根据Knews报道的9月9日交易所披露文件，南大最初通过以740新台币的价格出售715,000股来提供公众流通股本。
PieceMakers成立于2006年1月，总部位于台湾新竹，由董事长Joseph Ting和总裁Lee Hsiao-wen领导。历史上，该公司专门通过在中国、日本、法国、土耳其和以色列的分销渠道设计标准SDR/DDR DRAM和已知良品晶圆（KGD）组件。据UDN报道的9月7日简报，公司正从直接产品销售转向非经常性工程（NRE）费用计费的定制设计服务，并计划从2027年开始过渡到IP授权、版税和交钥匙制造。AI定制设计板块的收入贡献已从2024年的约4%飙升至2026年上半年的近40%。这一增长由两款核心产品驱动：HBLL（高带宽低延迟RAM），这是一种2016年为英特尔高性能计算（HPC）系列流片并于2017年在ISSCC上展示的2D晶圆，可提供144 GB/s的带宽；以及HiBaLL，一种3D堆叠变体，公司声称其速度超过1 TB/s。向Cnyes透露，公司将客户群定位为云AI推理加速器开发商、国际半导体公司和北美客户，并指出几个项目仍处于设计和验证阶段，未提及具体账户名称。虽然高通（Qualcomm）首席执行官Cristiano Amon在6月的Computex主题演讲背景板中将PieceMakers列为台湾生态系统合作伙伴之一，但两家公司均未公开澄清合作的性质。归根结底，利润来源于设计费而非硅片销售，这符合预版税NRE业务模式的利润率特征，而非传统内存制造商的特征。
南大的AI内存战略优先考虑针对边缘计算的定制解决方案，而非开发HBM3E。PieceMakers是2024年建立的战略框架的第一支柱。2025年8月7日，南大宣布与位于新竹的芯片设计公司慧荣科技（Etron Technology）成立合资企业，资本为5亿新台币，所有权比例为80/20。该合资企业旨在为边缘AI设备而非数据中心加速器开发定制的高带宽内存。早在2025年初，南大总裁Pei-Ing Lee就告诉TrendForce，该公司不会进入HBM3或HBM3E市场。这两项举措都依赖台塑集团旗下的测试和组装子公司——福摩萨先进科技（Formosa Advanced Technologies）进行先进封装。该设施目前正在开发两项举措所需的硅通孔（TSV）和晶圆堆叠能力。与此同时，DRAM价格的飙升巩固了商品内存作为南大核心收入驱动力的地位，使PieceMakers能够作为一种低成本战略赌注发挥作用，并带来了意想不到的回报。南大最近剥离了其持有的约3%的PieceMakers股份，这一举动表明它更像是一个财务投资者，而不是积极构建专有内存堆栈的母公司。
2025年12月24日，AI推理初创公司Groq与英伟达签署了价值200亿美元的许可和人才协议。随后，英伟达在今年早些时候于圣何塞举行的年度开发者大会GTC上发布了Groq 3 LPU（语言处理单元）——这是基于该合作伙伴关系的首款基于SRAM的推理芯片。Groq 3 LPU不包含任何HBM或DRAM。相反，它依靠芯片上512 MB的SRAM实现150 TB/s的带宽，远远超过了每个Rubin GPU上288 GB HBM4提供的22 TB/s带宽。作为仅解码的协处理器，它将提示预填充任务卸载到Rubin架构，有效地取代了英伟达此前计划中的Rubin CPX。在Hot Chips 2026大会上，英伟达的Igor Arsovski（曾任Groq首席架构师）确认该系统已进入生产阶段，并发布了第一个第三方基准测试结果：在100K上下文、31B参数模型上达到每秒3,431个令牌。这一性能大约是下一个最快公共端点的四倍，尽管这是在单次请求测试中测量的，我们注意到这与所对比的共享端点不可直接比较。权衡之处在于容量：每块芯片仅有512 MB，256-LPU机架提供128 GB总内存，仅在FP8精度下存储基准测试的模型权重就需要62块芯片。英伟达明确接受了这种容量限制以换取解码速度，验证了Lee总裁关于行业领导者最新推理硬件完全省略HBM的说法。
在同一场Hot Chips会议上，三星的Sangwook Han概述了一个三阶段的HBM路线图，最终目标是zHBM，这是一种将DRAM直接堆叠在处理器之上而非旁边插接板上的配置。三星估计，zHBM的I/O功耗比HBM5减少约70%，同时提供比四层HBM4E系统高出约2.3倍的带宽。由于热限制将堆叠高度限制在约四层，预计zHBM可节省约100瓦。实现这种架构需要晶圆对晶圆混合铜键合以及DRAM和片上系统团队之间的紧密协同设计。相反，SK海力士封装工程副总裁Jaesik Lee在8月23日表示，混合键合对于HBM4E来说并不可行，因此HBM5是最早的部署目标。行业分析机构Counterpoint Research预计，利用这种键合技术的全规模HBM生产将在2029年至2030年间出现。
PieceMakers追求一种独特的架构方法。该公司不依赖GPU加HBM的2.5D布局，而是使用晶圆对晶圆混合键合代替传统的微凸块，将DRAM堆栈直接键合到处理器上。这种方法允许更密集的互连间距，从而提高带宽，同时缩短的信号路径同时降低了延迟和功耗。PieceMakers估计，其晶圆对晶圆解决方案每层可提供超过2 TB/s的带宽，延迟低于20纳秒，旨在以低于HBM的成本和功耗包络提供高于SRAM的容量。Ting董事长强调，公司不在内部进行TSV蚀刻或混合键合；这些工艺由客户的逻辑晶圆代工厂管理。这项定制集成服务瞄准2027年的商业化窗口，这与三星未定日期的路线图完成时间和SK海力士最早的HBM5时间表形成对比。虽然英伟达和三星已经有效解决了底层架构之争，但关键的不解之谜仍然是哪些客户将采用该技术。
Lee总裁指出，良率仍是晶圆对晶圆大规模生产的主要瓶颈。修复架构必须从一开始就进行工程设计，包括在键合前、键合后立即以及最终逻辑集成之后的严格测试。为了说明风险的累积效应，Lee引用了每层80%的良率数据，这在四层堆叠中降至约41%，在八层配置中降至17%。这一现实解释了为什么PieceMakers除了带宽规格外还推广修复和已知良品晶圆（KGD）IP。这也凸显了IP和版税商业模式的优势：良率优化IP在不同客户之间具有很高的可移植性，而原始带宽指标则不具备。
展望未来，在获得首个命名客户之前，PieceMakers的AI相关收入仍将主要由NRE驱动，首批量产预计最早也要等到2027年。Ting董事长表示，定于10月下旬发布的南大2026年第三季度财报将提供更清晰的PieceMakers财务轨迹评估，并披露更多指标。SK海力士的混合键合时间表——最早瞄准HBM5——被视为行业基准，尽管SK海力士专注于16层和20层内存堆栈，解决的是与将少量DRAM层集成到逻辑晶圆上完全不同的挑战。此外，高通可能很快会正式确立其与PieceMakers的合作关系。PieceMakers有望演变为服务于少数加速器开发人员的IP授权商，同时利用南大和福摩萨先进科技进行交钥匙量产。由于技术执行风险由代工厂和终端客户承担，公司前期的设计费模式在财务上是可持续的。市场预期商业爬坡期将跨越2027年至2028年，略长于Ting最初的2027年预测。如果行业领先的HBM制造商在HBM5之前拒绝在其自己的内存产品中实施混合键合，PieceMakers将被迫严格遵守其自身的2027年交付时间表。