대만 업계 베테랑은 CXMT가 2년 안에 메모리 시장을 뒤덮을 것이라고 전망했다.

타이완 D램 산업의 "대부"로 불리는 찰스 까오(Charles Kao)는 TSMC가 3D D램을 만들 수 없다고 말했으며, 중국의 CXMT가 약 2년 안에 메모리 시장을 뒤덮을 수 있다고 경고했다.

까오는 메모리 제조가 로직 칩과는 근본적으로 다른 공정 기술을 사용하며, 최첨단 로직 제조만으로는 D램을 대량 생산하는 데 필요한 전문성을 얻을 수 없다고 말했다.

그는 TSMC가 초기에는 D램 관련 공정 일부를 추진했지만 그 역량을 계속 발전시키지 않았다고 말했다. 그는 이 회사가 첨단 웨이퍼 제조 기술을 갖추고 있음에도 3D D램 양산에 필요한 경쟁력은 부족하다고 설명했다.

반도체 전문가 프레더릭 천(Frederick Chen) 박사는 다른 견해를 내놓았다. 그는 TSMC가 새로운 후공정(BEOL) 메모리 제품을 개발할 수 있다고 말했다.

TSMC는 2025년에 산화물 반도체와 1트랜지스터·1커패시터(1T1C) 셀을 기반으로 한 메모리 구조를 발표했다. 이 방식은 D램을 별도의 칩으로 만드는 대신, 메모리 어레이를 로직 칩의 BEOL 배선층에 통합하는 것이다.

이 설계는 저온 공정으로 만든 비정질 산화물 반도체 채널을 사용하며, 이는 400도 셀시우스를 넘는 온도로부터 배선층을 보호하기 위한 것이다. TSMC의 1T1C 설계는 커패시터가 비트라인 위에 놓이는 구조를 사용하며, 비트 셀 하나당 보통 트랜지스터 6개가 필요한 SRAM보다 같은 면적에 더 많은 메모리를 담을 수 있다.

까오는 CXMT가 생산을 공격적으로 확대하고 있으며, 월 약 60만 장 규모의 웨이퍼 생산능력을 목표로 신규 팰브를 짓고 있다고 말했다. 그는 이 추가 생산량이 2028년까지 메모리 수급에 영향을 줄 수 있다고 설명했다.

까오는 CXMT의 예상 생산에 대해 "2년! 2년 안에 대량으로 쏟아져 나올 것이다"라고 말했다.

까오는 CXMT가 첨단 공정 기술에서는 선도 업체들에 뒤처진 상태로 남을 가능성이 크다고 말했다. 그는 또한 커패시터 구조와 누설 문제를 들어 CXMT의 4F2 메모리 셀 구조 전환에 의문을 제기했다.

4F2 설계는 메모리 셀의 트랜지스터와 커패시터를 수평이 아닌 수직으로 쌓는다. 이 구조는 셀 면적을 30~40% 줄이고 메모리 셀 밀도를 30~50% 높일 수 있다.

TSMC의 공동 최고운영책임자 케빈 장(Kevin Zhang)은 '글로벌 경영 대화 2026'에서 이 회사의 최선단 노드 실리콘에 대한 수요가 "끝이 없다(insatiable)"고 말했다. 장은 "고객들은 확보할 수 있는 모든 컴퓨팅 능력을 손에 넣고 싶어 한다"며 "정말로 끝없는 수요 환경이다"라고 말했다.